数字电子技术讲义 第三章 组合逻辑电路

上传人:zejun11****26.com 文档编号:124599821 上传时间:2020-03-12 格式:DOC 页数:11 大小:3.88MB
返回 下载 相关 举报
数字电子技术讲义 第三章 组合逻辑电路_第1页
第1页 / 共11页
数字电子技术讲义 第三章 组合逻辑电路_第2页
第2页 / 共11页
数字电子技术讲义 第三章 组合逻辑电路_第3页
第3页 / 共11页
数字电子技术讲义 第三章 组合逻辑电路_第4页
第4页 / 共11页
数字电子技术讲义 第三章 组合逻辑电路_第5页
第5页 / 共11页
点击查看更多>>
资源描述

《数字电子技术讲义 第三章 组合逻辑电路》由会员分享,可在线阅读,更多相关《数字电子技术讲义 第三章 组合逻辑电路(11页珍藏版)》请在金锄头文库上搜索。

1、第三章 组合逻辑电路根据组合逻辑电路的不同特点,数字电路分成:组合逻辑电路(组合电路)时序逻辑电路(时序电路)组合逻辑电路的特点:任意时刻的输出仅仅取决于该时刻的输入,与电路原来状态无关。(i=1,2,m)3.1组合逻辑电路的分析组合逻辑电路的分析方法:1)由逻辑图写出各输出端的逻辑表达式2)化简和变换各逻辑表达式3)列真值表4)分析确定功能例: 3.1.1 分析加法器 半加器真值表输 入输 出A BS CO0 00 00 11 01 01 01 10 1(1)1位加法器1)半加器不考虑由低位进位来的加法器输 入输 出输 入输 出CI A BS COCI A BS CO0 0 00 01 0

2、01 00 0 11 01 0 10 10 1 01 0 1 1 00 10 1 10 11 1 11 12)全加器考虑低位进位的加法器 全加器真值表S“奇数个1时,S为1”CI“两个以上1时,CI为1”(2)多位加法器1、并行相加串行进位的加法器例如:四位二进制数A3 A2A1A0和B3 B3 B3 B3相加每位进位信号作为高位的输入信号串行进位故任一位的加法运算必须在低一位的运算完成后才能进行速度慢2、超前进位每位的进位只由加数和被加数决定,而与低位的进位无关。 3.1.2 分析数据选择器数据分配器:将公共数据线上的信号送往不同的通道数据选择器:将不同通道的信号送往公共数据线74LS153

3、为例:通过给定不同的地址代码,即可从4个输入数据中选出所要得输出函数式:总结:1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器,一个2n选一的数据选择器可以产生n或少于n个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。可由导出的最小项或真值表获得。输 入输 出 A1 A0D13 D12 D11 D10Y11 00 0 0 D10D100 0 1 D11 D110 1 0 D12 D120 1 1D13 D133.1.3 分析多路分配器 3.1.4 分析数值比较器(1)1位数值比较器两个数AB比较(AB,AB,A=B),B

4、,输 入输 出A B 0 00 0 10 10 1 01 01 0 01 10 0 1(2)多位数值比较器由高位比较,若不相等则作为比较结果;若相等,在依次比较低位;当比较到最低位均相等则两数相等。3.2 组合逻辑电路的设计组合逻辑电路设计的一般步骤:1)根据要求列出真值表2)由真值表写出表达式3)简化和变换表达式4)画出逻辑图例:三人简单表决电路,多数赞成,通过,灯亮;否则,灯不亮。输 入输 出输 入输 出A B CFA B CF0 0 001 0 000 0 101 0 110 1 001 1 010 1 111 1 11 3.2.1 设计编码器(1)普通编码器3位二进制编码器的设计 输

5、入输 出I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y01 0 0 0 0 0 0 00 0 00 1 0 0 0 0 0 00 0 10 0 1 0 0 0 0 00 1 00 0 0 1 0 0 0 00 1 10 0 0 0 1 0 0 01 0 00 0 0 0 0 1 0 01 0 10 0 0 0 0 0 1 01 1 00 0 0 0 0 0 0 11 1 1(2)二十进制优先编码器(下图74LS147)输 入输 出 1 1 1 1 1 1 1 1 11 1 1 1 00 1 1 0 0 10 1 1 1 0 1 11 0 0 0 0 1 1 11 0 0 1 0

6、1 1 1 11 0 1 0 0 1 1 1 1 11 0 1 1 0 1 1 1 1 1 11 1 0 0 0 1 1 1 1 1 1 11 1 0 10 1 1 1 1 1 1 1 11 1 1 0当编码器的多个输入端同时有效时,输出编码是按事先编好的次序输出的。3.2.2 设计译码器1、二进制译码器的设计3线8线为例真值表输 入输 出A2 A1 A0 0 0 00 1 1 1 1 1 1 10 0 11 0 1 1 1 1 1 10 1 01 1 0 1 1 1 1 10 1 11 1 1 0 1 1 1 11 0 01 1 1 1 0 1 1 11 0 11 1 1 1 1 0 1 1

7、1 1 01 1 1 1 1 1 0 11 1 11 1 1 1 1 1 1 0由真值表写出逻辑表达式:, 由逻辑表达式画出逻辑图(书54页)2、二十进制译码器真值表(下页)由真值表写出逻辑表达式:,由逻辑表达式画出逻辑图(书55页)序号输 入输 出A3 A2 A1 A0 00 0 0 00 1 1 1 1 1 1 1 1 110 0 0 11 0 1 1 1 1 1 1 1 120 0 1 01 1 0 1 1 1 1 1 1 130 0 1 11 1 1 0 1 1 1 1 1 140 1 0 01 1 1 1 0 1 1 1 1 150 1 0 11 1 1 1 1 0 1 1 1 160 1 1 01 1 1 1 1 1 0 1 1 170 1 1 11 1 1 1 1 1 1 0 1 181 0 0 01 1 1 1 1 1 1 1 0 191 0 0 11 1 1 1 1 1 1 1 1 0伪码1 0 1 01 1 1 1 1 1 1 1 1 11 0 1 11

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 教学/培训

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号