《湖大数字电路与逻辑设计试卷答案》由会员分享，可在线阅读，更多相关《湖大数字电路与逻辑设计试卷答案（12页珍藏版）》请在金锄头文库上搜索。
1、.数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1Gray码也称 循环码 ，其最基本的特性是任何相邻的两组代码中，仅有一位数码 不同 ，因而又叫单位 距离码 。2二进制数转换成十进制数的方法为： 按权展开法 。3十进制整数转换成二进制数的方法为： 除2取余 法，直到商为 0 止。4十进制小数转换成二进制数的方法为： 乘2取整 法，乘积为0或精度已达到预定的要求时，运算便可结束。5反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“”换成“ + ”， “ + ”换成“”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成 反 变量， 反 变量换成原变量，则所
2、得到的结果就是 。 称为原函数F的反函数，或称为补函数6n个变量的最小项是n个变量的“ 与 项”，其中每个变量都以原变量或 反 变量的形式出现一次。对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为 0 。7n个变量的最大项是n个变量的“ 或 项”，其中每一个变量都以原变量或 反 变量的形式出现一次。对于任何一个最大项，只有一组变量取值使它为 0 ，而变量的其余取值均使它为 1 。 8卡诺图中由于变量取值的顺序按 格雷 码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。，保证了各相邻行(列)之间只有 一 个变量取值不同。9卡诺图化简逻辑函数方法：寻找必不可少的最
3、大卡诺圈，留下圈内 没有变化 的那些变量。求最简与或式时圈 1 、变量取值为0对应 反 变量、变量取值为1对应 原 变量；求最简或与式时圈 0 、变量取值为0对应 原 变量、变量取值为1对应 反 变量。10逻辑问题分为 完全 描述和 非完全 描述两种。如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为 完全 描述逻辑函数。如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为或)，那么这类函数称为 非完全 描述的逻辑函数。11数字集成电路按其内部有源器件的不同可以分为两大类： 双极 型晶体管集成电路和MOS(Metal Oxide Sem
4、iconductor)集成电路。12TTL集成电路工作速度 高 、 驱动能力 强 ，但功耗 大 、集成度 低 ； MOS集成电路集成度 高 、静态功耗 低 。13按集成电路内部包含的等效门个数可分为： 小 规模集成电路(SSI-Small Scale Integration)， 中 规模集成电路(MSI-Medium Scale Integration)， 大 规模集成电路(LSI-Large Scale Integration)， 超大 规模集成电路(VLSI-Very Large Scale Integration)二、判断题（在括号中打或；每题3分，共15分）1集电极开路门和三态门是不允
5、许输出端直接并联在一起的两种TTL门。 （ ）2.用集电极开路门可以构成线与逻辑。 ( )3普通TTL门的输出只有两种状态逻辑 0 和逻辑 1，这两种状态都是高阻输出。三态逻辑(TSL)输出门除了具有这两个状态外， 还具有低阻输出的第三状态(或称禁止状态)，这时输出端相当于短路。( )4TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的电流（ ）5若F的对偶式为G；则G的对偶式为F。 （ ）三、分析（共40分）1.用K图法化简为最简与或式，分别用与或非门及与非门实现：（15分=5+5+5）解：
6、K图为：先圈0求反函数(最简与或式)：再求与或非式:与或非门实现：与非门实现：2. 用K图法将下面表达式及条件化简为最简与或式:且ABCD不可能出现相同的取值! （15分=5+5+5）解：函数可表达为：K图为：化简后：3数制转换（10分）1.（11011.1102=（011,011.110）2=(33.6)8=（0001,1011.1100）2=(1BC)162. (1101101)2=(64+32+8+4+1)10=(109)10= (0001，0000，1001)8421BCD=(0100，0011，1100)余3码数字电路与逻辑设计4_5试卷和答案一、填空（每空1分，共30分）1在组合逻
7、辑电路中，任一时刻的输出仅与该时刻 的取值有关，而与 的历史情况无关。2集成触发器常用的逻辑符号中要注意异步清零端（以及异步置位端）是低电平有效还是 有效；时钟端是电平触发还是 （电平触发是低电平有效还是高电平； 是上升沿有效还是下降沿有效）。主从触发器输出端有符号标示！异步清零以及异步置位优先级 ！3用二进制代码表示有关的信号状况称为 编码。将十进制数0、 1、 2、 3、 4、 5、 6、 7、 8、 9 等10个信号编成二进制代码的电路叫做 。4二十进制译码器也称 译码器，它的功能是将输入的一位 码(四位二元符号)译成10个高、低电平输出信号，因此也叫410译码器。5数据选择器又称多路选
8、择器(Multiplexer, 简称MUX)，它有 位地址输入、 位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，常用的数据选择器有 、 、 、 等。6数据分配器又称多路分配器(DEMUX)，其功能与数据选择器相反，它可以将一路输入数据按 位地址分送到 个数据输出端上。7加法器有串行进位和 进位之分。8消除冒险现象通常有如下方法： 加 电路；加 信号，避开毛刺；增加 项消除逻辑冒险。9显示译码器：与二进制译码器不同，显示译码器是用来驱动显示器件，以显示数字或字符的MSI部件。七段LED数码管有 、 之分。10按功能之不同触发器可分为：基
9、本 触发器； 触发器； 触发器； 触发器； 触发器； 触发器。二、判断题（在括号中打或；每题3分，共15分）1组合逻辑电路可以采用小规模集成电路SSI实现，也可以采用中规模集成电路器件MSI或存储器、可编程逻辑器件来实现。 （ ）2用数据选择器可实现任何组合逻辑函数（降维K图的应用）；用二进制译码器方便实现多组合逻辑函数。（ ）3钟控触发器的在CP有效期间输入状态的改变将不影响输出状态！边沿触发方式的触发器输出状态取决于CP有效期间的输入状态！ （ ） 4状态转移真值表；特征方程；状态转移图与激励表；波形图等都可以用来描述触发器的逻辑功能！ （ ）5组合逻辑电路分析过程一般按下列步骤进行： 根
10、据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。 根据输出函数表达式列出真值表。 用文字概括出电路的逻辑功能。（ ）三、分析设计题（共55分）1试用与或非门设计一组合电路。输入为8421BCD码D、C、B、A，当D、C、B、A的等效十进制数能被3整除时，输出F=1，否则F=0 （15分）2试用中规模8选1数据选择器实现函数（允许反变量输入，但不能附加门电路）。（15分）3写出下面三个图的状态方程并说明各自的CP触发方式及置位复位方式（15分）4TTL边沿触发器组成的电路分别如图 (a)、 (b)所示，其输入波形见图 (c)，试分别画出Q1、Q2端的波形。 设电路初态均为0。
11、（10分） （C）一、填空1输入变量、输入变量2高电平、边沿触发、边沿触发、高3二进制、二十进制编码器4BCD、BCD5n、2n、2选1、4选1、8选1、16选16n、2n7超前8滤波、选通、冗余9共阳、共阴10R-S、R-S、J-K、D、T、T二、判断题1；2。；3。、4。；5。三、分析设计题：1解：根据题意列出真值表：十进制数DCBAF0000011000102001003001114010005010106011017011108100009100111015卡诺图：圈0求反函数：F的与或非式：2解:填写K图及降维K图;将BCD接至地址选择端;A接至数据输入端!并绘出电路图如下:B=A2
12、；C=A1；D=A0；D0=1；D1=0；D2=0；D3=1；D4=0；D5=1；D6=1；D7=03解：图（a） 上升沿触发、低电平置位复位。图（b） 下降沿触发、低电平置位复位。图（c） 下降沿触发的主从J-K、低电平置位复位。4解：数字电路与逻辑设计6_7试卷和答案一、填空（每空1分，共40分）1逻辑电路分为两类：一类是 电路，另一类是 电路。在 电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；在 电路中，任一时刻的输出不仅与该时刻 的取值有关，而且与电路的 状态，即与过去的输入情况有关。2时序电路的分类：按各触发器是否具备统一时钟可分为 时序电路和 时序电路；按输出信号的特点又可以分为 型和 型时序电路两种， 型时序电路的输出函数为 Z= F（X，Q），即某时刻的输出决定于该时刻的外部输入X和现态Q， 型时序电路的输出函数为 Z = F（Q），即某时刻的输出仅决定
