《模拟乒乓球游戏机控制电路课程设计》由会员分享，可在线阅读，更多相关《模拟乒乓球游戏机控制电路课程设计（18页珍藏版）》请在金锄头文库上搜索。
1、目录 一、基本设计要求 二、STC89C52芯片介绍三、程序流程图四、“乒乓球”比赛系统数码管部分五、“乒乓球”比赛系统模拟“兵乓球”部分六、“乒乓球”比赛系统控制开关部分七、程序设计八、参考文献一、基本设计要求：1、设计一个由甲、乙双方参赛。2、用8个LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，点亮的LED依此从左到右，或从右到左，其启动的方向可以由任意一方开始。3、当“球”(点亮的那只LED)运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关，即表示启动球拍击球。若击中，则球向相反方向移动；若未击中，则对方得1分。由失分的
2、一方开球。 4.设置自动记分电路，甲、乙双方各用2位数码管进行记分显示，每计满21分为1局，一局到的时候蜂鸣器响起，并显示局数之比。5、随时可以复位比赛，比赛的比分和状态可以复位。摘要：为了实现模拟乒乓球比赛的过程和规则，我们采用了STC89C52单片机来控制模拟，采用用8个LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，用蜂鸣器来实现响铃，比赛双方用按钮开关来模拟启动球拍击球，用数码管来显示比赛分数，和局数之比。关键词：AT89C51 LED 蜂鸣器。二、芯片介绍2.1、 89C52芯片介绍STC89C52是51系列单片机的一个型号，它是ATM
3、EL公司生产的。STC89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元。STC89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2个读写口线，STC89C52可以按照常规方法进行编程,但不可以在线编程(S系列的才支持在线编程)。其将通用的微处理器和Flash存储器结合在
4、一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。兼容MCS51指令系统 8k可反复擦写(1000次）Flash ROM 32个双向I/O口 256x8bit内部RAM 3个16位可编程定时/计数器中断 时钟频率0-24MHz 2个串行中断 可编程UART串行通道 2个外部中断源 共5个中断源 2个读写中断口线 3级加密位 低功耗空闲和掉电模式 软件设置睡眠和唤醒功能 STC89c52为40脚双列直插封装的8 位通用微处理器，采用工业标准的C51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC 内部寄存器、数据RAM及外部接
5、口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有：XTAL1（19 脚）和XTAL2（18 脚）为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚）和VSS（20 脚）为供电端口，分别接+5V电源的正负端。P0P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（3239 脚）被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）
6、和SCLS（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。P0 口P0口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash 编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。P1 口P1 是一个带内部上拉电阻的8 位
7、双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。P2 口P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或16 位地址的外部数据存储器（例如执行MOVX
8、 DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX RI 指令）时，P2 口输出P2 锁存器的内容。Flash 编程或校验时，P2亦接收高位地址和一些控制信号。P3 口是一组带有内部上拉电阻的8 位双向I/O 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。P3 口除了作为一般的I/O 口线外，更重要的用途是它的第二功能，P3 口还接收一些用于Flash 闪速存储器编程和程序校验的控制信号。RST复位
9、输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。ALE/PROG当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。对Flash 存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。该位置位后，只有一条MOVX 和MOVC指令才能将ALE 激活。此外，该引脚会被微弱拉高，
10、单片机执行外部程序时，应设置ALE 禁止位无效。PSEN程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当STC89C52 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。EA/VPP外部访问允许。欲使CPU 仅访问外部程序存储器（地址为0000HFFFFH），EA 端必须保持低电平（接地）。XTAL1振荡器反相放大器的及内部时钟发生器的输入端。XTAL2振荡器反相放大器的输出端。特殊功能寄存器在STC89C52 片内存储器中，80H-FFH 共128 个单元为特殊功能寄存器（SFE），SFR
11、 的地址空间映象如表2 所示。并非所有的地址都被定义，从80HFFH 共128 个字节只有一部分被定义，还有相当一部分没有定义。对没有定义的单元读写将是无效的，读出的数值将不确定，而写入的数据也将丢失。不应将数据“1”写入未定义的单元，由于这些单元在将来的产品中可能赋予新的功能，在这种情况下，复位后这些单元数值总是“0”。STC89C52除了与STC89C51所有的定时/计数器0 和定时/计数器1 外，还增加了一个定时/计数器2。定时/计数器2。STC89C52 有256 个字节的内部RAM，80H-FFH 高128 个字节与特殊功能寄存器（SFR）地址是重叠的，也就是高128字节的RAM 和
12、特殊功能寄存器的地址是相同的，但物理上它们是分开的。当一条指令访问7FH 以上的内部地址单元时，指令中使用的寻址方式是不同的，也即寻址方式决定是访问高128 字节RAM 还是访问特殊功能寄存器。如果指令是直接寻址方式则为访问特殊功能寄存器。定时器0和定时器1：STC89C52的定时器0和定时器1 的工作方式与STC89C51 相同。定时器2定时器2 是一个16 位定时/计数器。定时器2 由两个8 位寄存器TH2 和TL2 组成，在定时器工作方式中，每个机器周期TL2 寄存器的值加1，由于一个机器周期由12 个振荡时钟构成，因此，计数速率为振荡频率的1/12。在计数工作方式时，当T2 引脚上外部
13、输入信号产生由1 至0 的下降沿时，寄存器的值加1，在这种工作方式下，每个机器周期的5SP2 期间，对外部输入进行采样。若在第一个机器周期中采到的值为1，而在下一个机器周期中采到的值为0，则在紧跟着的下一个周期的S3P1 期间寄存器加1。由于识别1 至0 的跳变需要2 个机器周期（24 个振荡周期），因此，最高计数速率为振荡频率的1/24。为确保采样的正确性，要求输入的电平在变化前至少保持一个完整周期的时间，以保证输入信号至少被采样一次。管脚图如下： 三、程序流程图：右拍先发球开始： 按SB4开始 右向左移动 右向左移动SHU2是否等于21SB1是否等于0 SHU2加1 NO SHU1=0、SHU2=0、d+、蜂鸣器响起 YES YES 左向右移动SB2是否等于0 SHU1加1 NO YESSHU1是否等于21
