《微计算机原理理论基础复习资料》由会员分享，可在线阅读，更多相关《微计算机原理理论基础复习资料（16页珍藏版）》请在金锄头文库上搜索。
1、第一章：概述 英文字符的编码为一字节编码（ ） 。 汉字字符的编码为一字节编码（ ） 。 汉字的国标码和机内码是相同的（ ） 。 8 位二进制无符号数的表值范围为 1 256（ ） 。 8 位二进制符号数原码表数范围为-127 +127（ ） 。 8 位二进制符号数反码表数范围为-127 +127（ ） 。 8 位二进制符号数补码表数范围为-127 +127（ ） 。 正数的原码、补码、反码表示相同（ ） 。 负数的原码、补码、反码表示相同（ ） 。 符号数 00101110B 的补码为 00101110B（ ） 。 符号数 10101110B 的补码为 11010010B（ ） 。 正数的补
2、码为它的反码加 1（ ） 。 负数的补码为它的反码加 1（ ） 。 8 位二进制符号数为正数, 则它的 b7 位为 0（ ） 。 用 4 位二进制数表示 1 位十进制数的编码叫 BCD 码（ ） 。 高级语言中实型数是浮点类型的数（ ） 。 CPU 的寻址空间与它的数据线宽度有关（ ） 。 CPU 的数据线宽度越宽，它的相对运行速度越快（ ） 。 寄存器和存储器都是 CPU 内部的存储单元（ ） 。 程序设计中寄存器和存储器均用名寻址（ ） 。 若存储器、I/O 统一编址可用相同指令寻址（ ） 。第二章：微处理器与体系结构 8086CPU 和 8088CPU 都是 16 位微处理芯片（ ） 。
3、 8086CPU 和 8088CPU 的片内数据线均为 16 位（ ） 。 8086CPU 和 8088CPU 的片外数据线均为 16 位（ ） 。 8086CPU 和 8088CPU 的字长均为 16 位（ ） 。 8086CPU 中一个字数据可存放在一个存储单元（ ） 。 8086CPU 和 8088CPU 的地址线均为 20 位（ ） 。 8086CPU 中，数据线 D0D15 和地址线 A0A15 为复用引脚（ ） 。 8088CPU 中，数据线 D0D15 和地址线 A0A15 为复用引脚（ ） 。 若 CPU 的地址线为 N 条，则可寻址 2N 个存储器单元（ ） 。 当计算机主频
4、确定后，数据线条数愈多则处理数据的能力愈强（ ） 。 当计算机主频确定后，地址线条数愈多则处理数据的能力愈强（ ） 。 8086CPU 和 8088CPU 的指令队列长度均一样（ ） 。 执行转移指令时，指令队列中的原内容不变（ ） 。 8086CPU 中的通用寄存器仅能 16 位操作（ ） 。 8086CPU 的 16 位标志寄存器中每位均有确定含义（ ） 。 8086CPU 的 EU 单元中， ALU 为 16 位加法器（ ） 。 8086CPU 的 BIU 单元中，地址加法器为 16 位加法器（ ） 。 8086CPU 的 EU 单元直接经外部总线读取数据（ ） 。 8086CPU 的
5、BIU 单元直接经外部总线读取数据（ ） 。 与堆栈操作有关的寄存器有 SS、SP 和 BP（ ） 。 8086CPU 的堆栈操作应满足先进后出的原则（ ） 。 8086CPU 的指令队列操作应满足先进后出的原则（ ） 。 堆栈指针寄存器 SP 总是指向堆栈的栈顶（ ） 。 堆栈基址寄存器 BP 总是指向堆栈的栈底（ ） 。 与程序操作有关的寄存器有 CS 和 IP（ ） 。 与源数据块操作有关的寄存器有 DS 和 SI（ ） 。 与目的数据块操作有关的寄存器有 ES 和 DI（ ） 。 寄存器 BX 可 8 位操作也可 16 位操作（ ） 。 寄存器 BP 可 8 位操作也可 16 位操作（
6、 ） 。 寄存器 ES 可 8 位操作也可 16 位操作（ ） 。 从 CPU 的地址 /数据复用线中分离地址线需用缓冲器（ ） 。 8086CPU 允许在一个存储单元中存入 8 位数据或者 16 位数据（ ） 。 计算机的内存储系统中，每个存储单元仅能存放 8 位二进制数（ ） 。 物理地址确定后，逻辑地址具有唯一性（ ） 。 由于 8086CPU 有 20 条地址线，所以有一个 20 位的地址寄存器（ ） 。 由于 8086CPU 有 20 条地址线，所以可寻址 1MB 的存储空间（ ） 。 由于 8086CPU 有 20 条地址线，所以可寻址 1MB 的 I/O 端口（ ） 。 8086
7、CPU 可寻址 64K 个字节数据的 I/O 端口（ ） 。 8086CPU 可寻址 64K 个字数据的 I/O 端口（ ） 。 8086CPU 对存储器单元和 I/O 端口进行统一编址（ ） 。 8086CPU 的 1MB 存储空间可分为若干个逻辑段（ ） 。 8086CPU 的每个逻辑段的存储容量不能超过 64KB（ ） 。 8086CPU 不允许多个逻辑段重叠或交叉（ ） 。 8086CPU 允许代码段和数据段重叠（ ） 。 规则字即存放字节数据的存储单元地址必顺为偶地址（ ） 。 规则字即存放字数据的存储单元地址必顺为偶地址（ ） 。 规则字、非规则字的读写周期数均一样（ ） 。 80
8、86CPU 为了完成 16 位数据的读取，将内存储系统分为奇库和偶库（ ） 。 8088CPU 为了完成 16 位数据的读取，将内存储系统分为奇库和偶库（ ） 。 奇库的 8 位数据线接 16 位数据总线的低 8 位（ ） 。 偶库的 8 位数据线接 16 位数据总线的低 8 位（ ） 。 当控制线/BHE 输出高电平时，可完成 16 位数据传送（ ） 。 8086 系统中，存储器偶库的片选有效控制信号由地址线 A0 提供（ ） 。 8086 系统中，存储器奇库的片选有效控制信号由控制线/BHE 提供（ ） 。 8088 系统中有控制线/BHE（ ） 。 8088CPU 将 1MB 的存储空间
9、分为奇库和偶库（ ） 。 8086CPU 的字存储中，低地址存字的高 8 位，高地址存字的低 8 位（ ） 。 8086CPU 的字存储中，低地址存字的低 8 位，高地址存字的高 8 位（ ） 。 寄存器寻址比存储器寻址的运算速度快（ ） 。 执行转移指令时，指令队列中的原内容不变（ ） 。 若指令中源、目的操作数均为寄存器操作数，则总线操作无效（ ） 。 在 8086CPU 的引脚中，地址线引脚和数据线引脚是复用的（ ） 。 在 8086CPU 的引脚中，控制线引脚和数据线引脚是复用的（ ） 。 8086CPU 在总线周期的 T1 时刻从地址/ 数据复用线中分离出地址信息（ ） 。 8086
10、CPU 在总线周期的 T1 时刻从地址/ 数据复用线中分离出数据信息（ ） 。 在总线周期的 T1 时刻分离出的地址信息应在整在总线周期内保持（ ） 。 从 CPU 的地址 /数据复用线中分离地址线需地址锁存器（ ） 。 8086CPU 的控制线 ALE 在总线周期的 T1 时刻输出高电平（ ） 。 当控制线 READY 输出高电平时，应在周期 T3、T4 间插入等待周期（ ） 。 控制线/DEL 输出低电平时，双向缓冲器片选有效（ ） 。 控制线 DT/R 输出低电平时， CPU 写数据有效（ ） 。 控制线 DT/R 控制存储器芯片读写有效端（ ） 。 控制线/RD 控制存储器芯片读有效端
11、（ ） 。 控制线 RESET 输入高电平复位后，段寄存器 CS 中的值为全 0（ ） 。 8086CPU 上电复位后，执行第一条指令的实际地址为 FFFF0H（ ） 。 8086CPU 上电复位后，数据段寄存器 DS 中的值为全 0（ ） 。 8086CPU 的中断向量表由 128 个字节构成，可提供 32 个中断向量（ ） 。 PC/XT 机的中断向量表由 128 个字节构成，可提供 32 个中断向量（ ） 。 执行 INT 10H 时，中服程序的入口地址在 00040H 开始存放（ ） 。 每一个中服程序的入口地址占用中断向量表的 4 个地址（ ） 。 当可屏蔽中断 INTR 获得高电平
12、时有可屏蔽中断请求发生（ ） 。 当非屏蔽中断 NMI 获得高电平时有非屏蔽中断请求发生（ ） 。 响应可屏蔽中断 INTR 的条件是控制标志位 IF 必须清 0（ ） 。 响应非屏蔽中断 NMI 的条件是控制标志位 IF 必须置 1（ ） 。 8086CPU 响应中断后应将标志位 IF 和 TF 置 1（ ） 。 8086CPU 工作于最小工作模式时，控制线由 8086CPU 提供（ ） 。 8086CPU 工作于最大工作模式时，控制线由 8086CPU 提供（ ） 。 80486CPU 的数据总线和地址总线都是 32 位（ ） 。第三章：80X86 指令系统 串操作中，标志位 DF 控制地址指针自动增量的大小（ ） 。 执行指令 CALL 或 INT 时，推入堆栈的内容相同（ ） 。 执行指令 SHL AL，CL 后 AL 中的值为原数的 4 倍，CL 中的值应为 2（ ） 。 指令 SHL AL，CL 和指令 SAL AL
