《2017年浙江师范大学计算机组成原理(同等学力加试)复试仿真模拟三套题.doc》由会员分享，可在线阅读，更多相关《2017年浙江师范大学计算机组成原理(同等学力加试)复试仿真模拟三套题.doc（3页珍藏版）》请在金锄头文库上搜索。
1、2017年浙江师范大学计算机组成原理(同等学力加试)复试仿真模拟三套题一、名词解释1 同时多线程【答案】同时多线程技术是一种简单、低成本的并行技术。与单线程处理机相比，同时多线程处理机只花费很小的代 价，而性能得到很大改善。在原有的单线程处理机内部为多个线程提供各自的程序计数器、相关寄存器以及其他 运行状态信息，一个“物理”处理机被模拟成多个“逻辑”处理机，以便多个线程同步执行并共享处理机的执行 资源。应用程序无需做任何修改就可以使用多个逻辑处理机。 二、简答题2 什么是内存? 什么是外存? 什么是CTU? 什么是适配器? 简述其功能。【答案】（1）内存是指计算机内部的半导体存储器；半导体存储
2、器的存储容量有限，因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。内存和外存共同用来保存二进制数据。（2）把运算器和控制器合在一起称为中央处理器，简称CPU 。它用来控制计算机及进行算术逻辑运算。（3）适配器是指连接主机与外设的一个中间电路，也称作接口，其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。 3 总线中三种桥的名称是什么? 它们的功能是什么？【答案】（1）总线体系结构中的三种桥，即桥、总线桥、 桥。（2）桥连接两条总线，使彼此间相互通信。桥又是一个总线转换部件，可以把一条总线的地址空间映射到 另一条总线的地址空间
3、上，从而使系统中的任意一个总线主设备都能看到通向的一份地址表。 三、计算题4 某处理机主频为40MHz ，数据总线64位，总线仲裁和地址传送需要2个时钟周期，cache 行大小为32字节，主存访问时间为100ns 。（1） cache 读操作缺失的延迟时间是多少？（2）总线带宽是多少？（3）如果用该处理机组成多处理机系统，并将一个cache 行的数据传输至另一个处理机，已知通信建立时间为2两，处理机间数据传输带宽为多少？第 2 页，共 8 页 那么远程操作的有效数据传输带宽是【答案】（1）时钟周期=需次总线传输。 一次总线传输的字节数=64/8=8，一个cache 行cache 读操作缺失延迟
4、=总线仲裁时间+主存读操作时间+总线传输时间 （2）总线带宽远程操作的总延迟时间=通信建立时间+处理机间数据传输时间 （3）有效数据传输带宽 第 3 页，共 8 页一、名词解释1 异构多核【答案】异构多核处理机内的各个计算内核结构不同，地位不对等。一般多采用“主处理核+协处理核”的主从架构。 异构多核处理机的优势在于可以同时发挥不同类型处理机各自的长处来满足不同种类的应用的性能和功耗需求。研宄表明，异构组织方式比同构的多核处理机执行任务更有效率，实现了资源的最佳化配置，而且降低了系 统的整体功耗。 二、简答题2 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在
5、段式虚拟 存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？【答案】由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理 页号与页内偏移量直接拼接成物理地址。而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段 起址与段内偏移量相加才能得到物理地址。 3 段式虚拟存储器对程序员是否透明？请说明原因。【答案】虚拟管理是由软件（操作系统）和硬件共同完成，由于软件的介入，虚存对实现存储管理系统程序不透 明。而段是按照程序的自然分界划分的长度可以动态改变的区域。通常，程序员把子程序、操作数和常数等不同 类型的数据划分到不同的段中，并且每个程序可以有多个相同类型的段。由于分段是由程序员完成的，所以段式 虚拟存储器对程序员而言不是透明的，但虚存到实存的地址映射是由系统软件辅助完成的，故对应用程序而言， 段是虚拟存储器是“半透明”的。 三、计算题4 已知位 第2步对阶：将指数较小的y 的有效数位右移1位，与z 的小数点对齐 第3步求和：两个加数的有效数位相加 第 4 页，共 8 页 用二进制形式求（x+y）浮。 【答案】第1步先将两个十进制数用规格化的二进制数形式表示出来，假设保留4位有效数一、名词解释考研试题
