《2017年华中师范大学408计算机学科专业基础综合[专业硕士]之计算机组成原理考研导师圈点必考题汇编.doc》由会员分享，可在线阅读，更多相关《2017年华中师范大学408计算机学科专业基础综合[专业硕士]之计算机组成原理考研导师圈点必考题汇编.doc（3页珍藏版）》请在金锄头文库上搜索。
1、2017年华中师范大学408计算机学科专业基础综合专业硕士之计算机组成原理考研导师圈点必考题汇编一、分析题1 如图是一个二维中断系统，请问：在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 若CPU 现执行设备B 的中断服务程序，IM2, IM1，IMO 的状态是什么？如果CPU 执行设备D 的中断服务程序，IM2，IM1，IMO 的状态又是什么？每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？若设备C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？ 图【答案】在中断情况下，CPU 的优先级最低。各设备优先次
2、序是：A-B-C-DE-F-G-H-I。 执行设备B 的中断服务程序时IM2、IM1、IM0=111; 执行设备D 的中断服务程序时IM2、IM1、IM0=011。每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的EI （中断允许标志清“0”，它禁止设备发出中断请求。要使C 的中断请求及时得到响应，可将C 从第二级提出，单独放在第三级上，使第二级的优先级最高，即令IM3=0即可。 2 何谓DMA 方式？ DMA 控制器可采用哪几种方式与CPU 分时使用内存？【答案】直接内存访问（DMA ）方式是一种完全由硬件执行I/O交换的工作方式。DMA 控制器从CPU 完全 接管对总线的
3、控制。数据交换不经过CPU ，而直接在内存和1 / 0没备之间进行。DMA 控制器采用以下三种方式：（1）停止CPU 访问内存DMA 控制器获得总线控制当外设要求传送一批数据时，由DMA 控制器发一个信号给CPU 。权后，开始进行数据传送。一批数据传送完毕后，DMA 控制器通知CPU 可以使用内存，并把总线控制权交还给CPU 。（2）周期挪用CPU 按程序要求访问内存：当I/O设备没有DMA 请求时，一旦1/0设备有DMA 请求，则I/O设备挪用一个或几个周期。（3）DMA 与CPU 交替访内一个CPU 周期可分为2个周期，一个专供DMA 控制器访内，另一个专供CPU 访内。不需要总线使用权的
4、申请、建立和归还过程。 3 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段，且这三个子过程延迟时间相等，即每个子过程延迟时间都为T 。假设某程序共同n=10000条指令，请写出如下两种情况下CPU 执行该程序所需的时间，画出时空图。（1）指令顺序执行方式；（2）指令流水执行方式。【答案】（1）指令顺序执行方式如图1所示。 图1指令顺序执行方式执行n 条指令的总时间为：线中同时有3 条指令在执行，故 其中2T 是填满流水线的时间。（2）指令流水执行方式如图2所示。执行n 条指令的总时间为：2T 时间延迟后，CPU 流水 图2指令流水执行方式 4 CPU 执行一段程序时，cach
5、e 完成存取的次数为3800次，主存完成存取的次数为200次，已知cache 存取周期为50ns , 主存为250ns ，求cache-主存系统的效率和平均访问时间。【答案】cache 的命中率 cache-主存系统效率e 为 平均访问时间为 5 如图1所示的系统是A 、B 、C 三个设备组成的单级中断结构，它要求CPU 在执行完当前指令时转向对中断请求进行服务。现假设： 图1为查询链中每个设备的延迟时间；分别为设备A 、B 、C 的服务程序所需的执行时间；场所需时间主存的工作周期TM 。试问：分析CPU 处理设备A 、B 、C 的服务程序所需的执行时间。注意：“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。就这个中断请求环境来说，系统在什么情况下达到中断饱和？也就是说，在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？如果将系统改为多级中断系统，极限频率如何变化【答案】中断处理过程和各时间段如图2所示。假定三个设备同时发出中断请求，那么依次分别处理设备C 、B 、A 时间如下： 为保存现场和恢复现一、分析题考研试题
