《简易数字抢答器的设计报告》由会员分享，可在线阅读，更多相关《简易数字抢答器的设计报告（20页珍藏版）》请在金锄头文库上搜索。
1、下载可编辑 课程设计报告 题 目：简易数字抢答器的设计专 业：_电子信息工程_年 级：_2012级_学 号：_1210612046_学生姓名：_韦灵瑾_联系电话：_15677494110_指导老师：_谢祥徐_完成日期：2014年11月22日简易数字抢答器的设计摘 要电路选用优先编码器74LS148、锁存器74LS373、74LS47译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、和7段数码管及相关电路组成；由555定时器和三极管构成的报警电路。接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯
2、，定时器显示设定时间；主持人将开关置;开始状态，宣布开始抢答器工作。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。本文介绍了系统的总体设计和各个功能模块以及系统原理，重点阐述了实现过程中的数据传输和报警信息发送、接收和处理。关键词:优先抢答；计时；芯片；逻辑功能ABSTRACT74 ls148 circuit selects the priority encoder, latch 74 ls373, 74 ls47 decoding and a 7
3、Period of digital tubes vies to answer first display circuit; Time display is mainly composed of 555 timer second pulse generating circuit, decimal synchronization and subtract 74 ls192 counter subtraction counting circuit, and seven segment digital tube and related circuit; Composed of 555 timer an
4、d triode alarm circuit. After turning on the power supply, the host will switch to the reset state, the buzzer in forbidden state, number display out the lamp, the timer display setting time; Presenters will switch; Start state, announced the start buzzer. Players in the timing time vies to answer f
5、irst, vies to answer first device: priority judgment, number of latches, number display, speakers tip. After the round vies to answer first, timer stop, secondary vies to answer first, timer display the remaining time is forbidden. If again vies to answer first needs to be signed by the host operati
6、ng again clear and start state switch. This paper introduces the overall design of the system and each function module and system principle, expounds the realization process of data transmission and alarm sending, receiving and processing information.Key words: first vies to answer first; Timing; Ch
7、ips; Logic function目录摘 要IIABSTRACTIII1 设计要求及方案选择51.1设计要求51.2总电路框图51.3方案选择52 理论分析与设计72.1抢答电路的分析及设计72.2倒计时电路的分析及设计82.3 报警电路的分析及设计93电路设计113.1 总体电路的设计113.2总原理图的设计113.3PCB图及布线123.4实物图124 系统测试134.1调试所用的基本仪器清单134.2调试结果134.3调试中出现的问题及解决方法135 总结14参考文献15.专业.整理.1 设计要求及方案选择1.1设计要求技术指标：(1) 具有8路以上抢答功能。(2) 数码显示抢答成功
8、者的编号。(3) 违规抢答报警功能。(4)具有抢答倒计时功能。1.2总电路框图 图1-1 总电路框图如图所示电路包括主体电路和扩展电路两部分。其中主体电路完成基本的抢答功能，即主持人按下控制开关后，当选手按动抢答键时，数码管显示选手编号，同时封锁输入电路，其他选手抢答无效。扩展电路完成定时抢答的功能以及报警功能。图1-1所示电路的工作过程是：接通电源后，主持人将控制开关置于“清除”处，此时抢答器处于禁止状态，选手不能进行抢答，定时显示器显示设定的时间（30s），当主持人将控制开关置于“开始”时，抢答器处于工作状态，同时定时器开始倒计时。1.3方案选择（1）方案一：原理：在选手抢答前，“清除/起
9、始”开关S使基本RS触发器输出端Q为0，使集成8线-3线优先编码器禁止；当主持人按下“清除/起始”开关S时，基本RS触发器输出端Q为1，与优先扩展输出端Yex共同作用，使集成8线-3线优先编码器选通输入端ST为0，允许编码，等待数据输入。此时优先按动序号的组号立即通过编码器按BCD421码输出，经RS锁存器74LS279将该数码锁存到LED显示器上。与此同时，Yex（引脚为14）由1翻转为0，与非门G1输出为1，选通输入端ST为1，编码器被禁止。此外，在Yex由1翻转为0时，还驱动报警电路工作，发出声音。（2）方案二：该方案即为本人所采用的方案，它采用了74LS148来实现抢答器的选号，采用了
10、74LS279芯片实现对号码的锁存，采用了74LS192实现十进制的减法计数，555芯片产生秒脉冲信号来共同实现倒计时，采用了74LS121单稳态芯片来实现报警信号的输出。（3）方案确定：在方案一中，主要多了一个基本RS触发器，以及相对的74LS148引脚与74LS279之间连线的相应改变，这又涉及到之后的提高方案中的连线的改变。它有自身的优点，即基本RS触发器又相当一锁存器（74LS279），它可以对主持人的指令进行进一步的锁存，这样就可以增强它的抗干扰能力，但其线路过于复杂，另外此次实验所用的电路板对电路设计的大小要求很高，而且在布局和焊接上要越精练越好，所以它不是首选方案。而由于方案二已
11、能满足基本设计和提高设计的要求，而且它的原理更简单易懂，直观明了，元件更少，连线更方便，焊接更可靠，且比较容易实现，所以最终选用了方案二。2 理论分析与设计2.1抢答电路的分析及设计抢答电路的功能有两个：一是能分辨出选手按键的的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码74LS148和RS锁存器74LS279可以完成上述功能，其电路组成如图2-1所示：图2-1抢答电路（1）其工作原理是：当主持人控制开关处于“清零”位置时，RS触发器的R端为低电平，输出端（4Q1Q）全部为低电平。于是74LS48的BI=0，显示器灭灯；74LS148的选通输入端
12、ST=0，74LS148处于工作状态，此时锁存电路不工作。当主持人将开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，既抢答器处于等待工作状态，等待输入端I7、I6、I5、I4、I3、I2、I1、I0输入信号，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0=010，YEX=0，经RS锁存器后，CTR=1，BI=1，此时74LS279处于工作状态，4Q3Q2Q=101，经74LS48译码后，显示器显示出“5”。此外，CTR=1，使74LS148的ST端为高电平，74LS148处于禁止工作状态，封锁了其它按键的输入。（2）RS触发器：保持状态。当输入端接入S=R=
13、1的电平时，如果基本SR触发器现态Q=1、Q=0，则触发器次态Q=1、Q=0；若基本SR触发器的现态Q=0、Q=1，则触发器次态Q=0、Q=1。即S=R=1时，触发器保持原状态不变。置0状态。当S=1，R=0时，如果基本SR触发器现态为Q=1、Q=0，因R=0，会使Q=1，而Q=1与S=1共同作用使Q端翻转为0；如果基本SR触发器现态为Q=0、Q=1，同理会使Q=0，Q=1。只要输入信号S=1，R=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。置1状态。当S=0、R=1时，如果触发器现态为Q=0、Q=1，因S=0，会使G1的输出端次态翻转为1，而Q=1和R=1共同使G2的输出端
14、Q=0；同理当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态如何，均会将触发器置1。不定状态。当S=R=0时，无论触发器的原状态如何，均会使Q=1，Q=1。当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看G1和G2两个门翻转速度快慢，所以称S=R=0是不定状态，在实际电路中要避免此状态出现。（3）74LS148优先编码器：2.2倒计时电路的分析及设计该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时
15、，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。图2-2 倒计时电路74LS48的7，6，2，3引脚接受来自74LS192的输出信号并把它译码显示在数码管上。74LS192的9，10，11，15引脚完成时间设定功能，本设计要求定时30秒，所以把左
