《TMS320C54x与TLC320AD50的通信系统的设计_(1)_副本》由会员分享，可在线阅读，更多相关《TMS320C54x与TLC320AD50的通信系统的设计_(1)_副本（19页珍藏版）》请在金锄头文库上搜索。
1、下载可编辑目录摘 要1第1章 设计的目的21.1 设计题目21.2设计目的2第2章2第3章 总体设计方案3系统框图34.1 TMS320C54x系列DSP简介44.2 TLC320AD50的内部结构6第5章 软件系统设计105.1 软件编制过程105.2 程序流程图115.3 系统程序12第6章 心得体会12第7章 参考文献13摘 要在现代通信系统中，如何高速和可靠的传输信息是一个很重要的内容。目前，数据传输的理论和实践已经取得很大的进展，但这些进展并不适应于更广泛的信道以获取更高的传输性能。而且随着通信的发展，特别是无线通信业务的增长，可利用的频带日趋紧张。除了开发新的频谱资源外，采用新的高
2、效抗干扰调制技术，提高频带的利用率一直是人们关心的话题，DSP技术的出现则为这些问题的解决开辟了一条新的路径。 TI公司的TMS320c54x系列DSP的体系架构，包括CPU(中央处理单元)、总线结构、指令系统、寻址模式及片上外设等方面，并将它与通用处理器进行了比较。在此基础上，开发了一个实用的语音信号采集与处理电路板，对电路板的存储器模块、RS232模块、A/D、D/A模块作了重点分析与接口电路设计。另外，总结了在TMS320c54x DSP上进行软件开发的流程，重点说明了CMD文件和中断向量表文件的编写方法，实现了C5402与TLC320AD50通信的软件编程。第1章 设计的目的1.1 设
3、计题目TMS320C54x与TLC320AD50的通信系统的设计1.2设计目的本次课程设计的目的是为了进一步提高我们的自我开发能力，培养我们的查阅资料，独立分析问题、解决问题以及实际动手的能力。也是对理论学习的一个应用和补充的过程。 第2章 设计的内容及要求2.1设计内容模/数接口设计是DSP系统设计中一个重要的组成部分。本系统设计是要实现对模拟信号的采集，并将其转换为数字信号通过TMS320C54x的串行通信接口将数据存储、处理及输出等功能。2.2设计要求（1）DSP最小硬件系统的设计（2）TMS320C54x与TLC320AD50串行口硬件电路设计（3）软件设计第3章 总体设计方案本设计是
4、以DSP为中心，通过串行口和数模/模数转换器进行硬件连接，讨论了如何利用多通道缓冲串口McBSP与NMA结合的方式实现语音信号的采集和处理，阐述了语音压缩的原理和软件设计方法。以语音处理中基本的A/D、D/A转换为例,采用TMS320C54x数字信号处理器的外围扩展芯片TLC320AD50作为语音采样信号的输入和处理后的语音信号的输出通道,给出了DSP与TLC320AD50的接口设计.详细介绍了TMS320C54x的多缓冲串口(McBSP)软硬件设计并提出如何用McBSP在语音通信中降低传输带宽,并提出了具体的设计思想和实现方法.通过使TLC320AD50工作在主方式,DSP工作在从方式,可以
5、实现高速实时的A/D、D/A转换和实现处理后的语音信号低带宽传输。系统框图中断复位电源时钟TLC320AD50 串行口 DSP 芯片语言输入 图3-1 系统框图 第4章 硬件系统设计4.1 TMS320C54x系列DSP简介TI公司在原来已被人们熟知的TMS320C1X、TMS320C25、TMS320C3X/4X、TMS320C5X、TMS320C8X的基础上发展了三种新的DSP系列，它们是：TMS320C2000、TMS320C5000、TMS320C6000系列，成为当前和未来相当长时期内TI DSP的主流产品，前面提到的那些老型 图4-1TMS320C54x芯片引脚号产品均将被这三种新
6、系列产品替代。C54x 包的总线结构括8 条16 比特宽度的总线，其中：一条程序总线（PB），三条数据总线（CB、DB、EB） ，四条地址总线（PAB CAB DAB EAB）。 C54X的CPU 结构包括：(1) l40比特的ALU ，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。(2) l2个40比特的累加器，分为三个部分，保护位（3932 比特）、高位字（3116比特）、低位字（150 比特）。(3)l桶型移位器，可产生0到31比特的左移或0到16比特的右移。(4)l7x17比
7、特的乘法器(5)l40比特的加法器(6)l比较选择和存储单元CSSU(7)l数据地址产生器DAGEN(8)l程序地址产生器PAGENC54x的外设包括(1)l通用I/O 引脚，XF 和BIO(2)l定时器(3)l PLL 时钟产生器(4)l HPI 口8 比特或16 比特(5)l同步串口(6)l带缓存串口BSP(7)l多路带缓存串口McBSP(8)l时分复用串口TDM(9)l可编程等待状态产生器(10)l可编程bank switching 模块(11)l 外部总线接口(12)l IEEE1149.1 标准JTAG 口依赖其并行的工艺特性和片上RAM 双向访问的性能，在一个机器周期内，C54x
8、可以执行4 条行并行存储器操作：取指令，两操作数读，一操作数写。使用片内存储器有三个优点:高速执行（不需要等待）,低开销,低功耗。C54x程序存储区有片内ROM 、DARAM、 SARAM ，这些区域可以通过软件配置到程序空间。当地址落在这些区域内，自动对这些区域进行访问，当地址落在这些区域以外，自动产生对外部存储器的访问。片内ROM（ 4K 16K 24K 28K 或48K 字）可能包括的内容有：(1)l引导程序，可以从串口、外部存储器、I/O 口或HPI 口引导(2)l256 字的率扩展表(3)l256 字的A 率扩展表(4)l 256 字的正弦表(5)l中断矢量4.2 TLC320AD5
9、0的内部结构简图图1最上面第一通道为模拟信号输入监控通道，第二通道为模拟信号转化为数字信号（A/D）通道，第三通道为数字信号转化为模拟信号（D/A）通道，最下面一路是AD50的工作频率和采样频率控制通道。本文所述的输入时钟（MCLK）为8.192MHz，A/D与D/A的采样频率为MCLK/（128*N）Hz（N为AD50C的第4个寄存器46位所设）。 图4-2 TLC320AD50的内部结构简图4.3 TLC320AD50与DSP的引脚连接方式 图4-3 AD50与 DSP 连接方式 4.4 复位电路在上电或复位过程中，控制CPU的复位状态：这段时间内让CPU保持复位状态，防止CPU发出错误的
10、指令、执行错误操作，也可以提高电磁兼容性能。复位电路如图3-2所示：TMS320C54x与其他微处理器一样，在启动时都需要复位。使CPU 及系统各部件处于确定的初始状态，并从初始状态开始工作。TMS320C54x的复位信号是从RST引脚输入到芯片内的施密特触发器中的。当系统处于正常的工作状态时，且振荡器稳定后，如RST引脚上有一个高电平并维持2个机器周期（24个振荡周期），则CPU就可以响应并将系统复位。因外部的复位信号与内部时钟异步的，所以在每个机器周期的S5P2都对RST引脚上的状态采样。当在RST端采样到“1”信号且该信号维持19个振荡周期以后，将ALE和PSEN接成高电平，使器件复位，
11、在RST端电压变低后，经1个2个机器周期后退出。PSEN引脚拉成低电平，则会引起芯片进入不定状态。 图4-4 复位电路4.5 时钟电路振荡器的等效电路如图2-6所示。在图中给出了外接元件，即外接晶体及电容C2，C3，并组成并联谐振电路在电路中，对电容C2和C3的值要求不是很严格，如使用高质的晶振，则不管频率为多少，C2，C3通常都选择30pF。有时，在某些应用场合为了降低成本，晶体振荡器用陶瓷振荡器代替，则电容C2，C3的值取47pf。我选用内部振荡电路，电容C2，C3的值取30pf。图4-5晶振电路 4.8 MAX232芯片该产品是由德州仪器公司（TI）推出的一款兼容RS232标准的芯片。由
12、于电脑串口rs232电平是-10v +10v，而一般的单片机应用系统的信号电压是ttl电平0 +5v,max232就是用来进行电平转换的,该器件包含2驱动器、2接收器和一个电压发生器电路提供TIA/EIA-232-F电平。该器件符合TIA/EIA-232-F标准，每一个接收器将TIA/EIA-232-F电平转换成5-V TTL/CMOS电平。每一个发送器将TTL/CMOS电平转换成TIA/EIA-232-F电平。主要特点：1、单5V电源工作2、 LinBiCMOSTM工艺技术3、 两个驱动器及两个接收器4、 30V输入电平5、低电源电流：典型值是8mA6、符合甚至优于ANSI标准 EIA/TIA-232-E及ITU推荐标准V.287、ESD保护大于MIL-STD-883（方 法3015）标准的2000V
