《飞思卡尔16位单片机寄存器总结》由会员分享，可在线阅读，更多相关《飞思卡尔16位单片机寄存器总结（17页珍藏版）》请在金锄头文库上搜索。
1、. . . .一、输入输出端口寄存器I/O接口包括PORTA、B、E、K、T、S、M、P、H、J、AD。其中PORTA、B、E、K属于复用扩展总线接口，单片机在扩展方式下工作时，作为总线信号。1、PORTT、S、M、P、H、JI/O寄存器PTx如果对应位数据方向寄存器DDRx为“0”，输入，读取该寄存器返回引脚值；“1”，输出，读取该寄存器返回I/O寄存器的内容。数据方向寄存器DDRx决定对应引脚为输出还是输入，“0”为输入，“1”为输出，复位后，默认为输入。上拉/下拉使能寄存器PERx选择使用内置上拉/下拉器件，“1”允许，“0”禁用。中断使能寄存器PIExPORTP、H、J三个端口具有中断
2、功能。“1”对应引脚允许中断，“0”禁止，复位后，所有端口中断关闭。中断标志寄存器PIFxPORTP、H、J三个端口具有中断功能。“1”对应引脚允许中断，“0”禁止，复位后，所有端口中断关闭。2、PORTA、B、E、KI/O寄存器Px若某端口的引脚被定义为输出，写入I/O寄存器中的数值会从对应引脚输出；输入，通过I/O寄存器读取对应引脚电平。数据方向寄存器DDRx决定对应引脚为输出还是输入，“0”为输入，“1”为输出，复位后，默认为输入。PORTE最低两位只能为输入。上拉电阻控制寄存器PERx第7、4、1、0位分别控制K、E、B、A端口，“1”允许使用对应端口的上拉电阻，“0”禁止，复位后，P
3、K、PE端口使能，PB、PA禁止。二、中断系统中断控制寄存器INTCR第7位IRQE，中断电平/边沿有效选择，0为低电平有效，1为下降沿有效；第6位IRQEN，外部中断IRQ中断请求使能，0关闭，1允许。三、PWM模块PWM允许寄存器PWME对应每一位PWMEx，1启动输出，0停止输出，读写任意时刻。PWM预分频时钟选择寄存器PWMPRCLK为Clock A和B选择独立的预分频因子，读写任意时刻。Clock B对应6、5、4三位，Clock A对应2、1、0三位，分别可以实现2、4、8、16、32、64、128分频。PWM比例因子寄存器A、B，PWMSCLA、PWMSCLBClock SA=C
4、lock A/(2*PWMSCLA)=$00时，默认值为256 PWM时钟选择寄存器PWMCLK对应每一位是PCLKx，7、6、3、2通道：1选择Clock SB，0选择Clock B,5、4、1、0通道：1选择Clock SA，0选择Clock A。读写任意时刻。PWM通道周期寄存器PWMPERx寄存器中的数值改变后，并不立即生效，直到：当前有效周期结束；写计数寄存器（计数器复位到$00）；通道被禁止。左对齐方式输出：PWMx周期=通道时钟周期*PWMPERx居中对齐方式输出：PWMx周期=通道时钟周期*PWMERx*2PWM通道占空比寄存器PWMDTYx寄存器中的数值改变后，并不立即生效，
5、直到：当前有效周期结束；写计数寄存器（计数器复位到$00）；通道被禁止。极性为0时，占空比=（PWMPERxPWMDTYx）/PWMPERx*100%极性为1时，占空比=PWMDTYx/PWMPERx*100%PWM极性寄存器PWMPOL对应每一位是PPOLx，“1”，周期开始输出高电平，“0”，周期开始输出低电平，读写任意时刻。PWM居中对齐允许寄存器PWMCAE对应每一位CAEx，1中心对齐，0左对齐。仅当相应的通道被禁止输出时，才可以设置该寄存器。PWM控制寄存器PWMCTL，bit7bit2读写任意时刻CON67，“1”通道6、7联，通道6为高8位，通道7输出引脚作为16位PWM的输出
6、，通道6的相应寄存器控制位无效；CON45，“1”通道4、5联，通道4为高8位，通道5输出引脚作为16位PWM的输出，通道4的相应寄存器控制位无效；CON23，“1”通道2、3联，通道2为高8位，通道3输出引脚作为16位PWM的输出，通道2的相应寄存器控制位无效；CON01，“1”通道0、1联，通道0为高8位，通道1输出引脚作为16位PWM的输出，通道0的相应寄存器控制位无效；PWM通道计数寄存器PWMCNTx读写任意时刻四、A/D转换模块（标明ATD0还是ATD1）ATD控制寄存器2，ATDCTL2中止当前A/D转换序列，但不会启动新的A/D转换序列。从高位到低位：ADPU：控制ATD电源开
7、关，1打开，0关闭；AFFC：ATD模块标志快速清除位，1表示对结果寄存器的访问将自动清除相应CCF标志位，0表示在访问结果寄存器之前读取状态寄存器1（ATDSTAT1），可以正常清除相应CCF标志位；AWAI：等待模式下ATD电源开关控制位，1表示单片机处于等待模式，A/D转换停止并关闭ATD电源，0表示单片机处于等待模式，A/D转换继续进行；ETRIGLE：外部触发电平/边沿控制位，和ETRIGP配合使用；ETRIGP：外部触发极性控制位，00下降沿，01上升沿，10低电平，11高电平；ETRIGE：外部触发模式使能位，1表示允许ATD通道7引脚的外部触发，允许在外部触发信号到来同时进行采
8、样和转换，0禁止外部触发；ASCIE：ATD转换序列完成中断标志使能位，1表示当标志位ASCIF=1时，允许ATD序列转换完成后引发中断，0表示禁止中断；ASCIF：ATD转换序列完成中断标志，ASCIE=1，ASCIF标志等同于SCF标志，写入无效，1表示转换序列完成中断挂起，0表示没有ATD中断发生。ATD控制寄存器3，ATDCTL3中止当前A/D转换序列，但不会启动新的A/D转换序列。从高位到低位：Bit7=0；S8C、S4C、S2C、S1C：A/D转换序列长度定义位，00001111对应8、17；FIFO：结果寄存器先进先出模式选择位，1表示先进先出，0表示非先进先出；FRZ1、FRE
9、0：冻结模式的背景调试使能控制位，00继续转换，01未定义，10完成当前转换然后暂停，11立即暂停；ATD控制寄存器4，ATDCTL4中止当前A/D转换序列，但不会启动新的A/D转换序列。从高位到低位：SRES8：A/D转换精度选择位，1表示8位精度，0表示10位精度；SMP1、SMP0：采样时间选择位，A/D采样时间包括两个阶段：第一阶段是2个A/D转换时钟周期，采样后通过放大器存储到存储节点，第二阶段为了直接把外部模拟信号连接到存储节点上，实现最终高精度的转换，这两位用来选择第二阶段的采样时间，0011对应2、4、8、16个A/D转换时钟周期；PRS4、PRS3、PRS2、PRS1、PRS
10、0：ATD时钟预分频因子选择位，ATDclock=BusClock/(PRS+1)*0.5，最大ATD转换时钟频率为总线周期的1/2，复位后值为5。ATD控制寄存器5，ATDCTL5中止当前A/D转换序列，并启动新的A/D转换序列。从高位到低位：DJM：结果寄存器数据对齐方式选择位，1表示右对齐，0表示左对齐；DSGN：结果寄存器数据有无符号选择位，1表示有符号数，只能左对齐，0表示无符号数；SCAN：连续转换序列模式选择位，1表示连续转换序列模式（扫描模式），0表示单词转换序列模式；MULT：多通道采样模式选择位，0表示单通道采样，通道选择代码：ATDCTL5中的CC、CB、CA，1表示多通
11、道采样，通道数目：ATDCTL3中的S8C、S4C、S2C、S1C；Bit3=0；CC、CB、CA：模拟量输入通道选择代码位。ATD状态寄存器0，ATDSTAT0SCF：转换序列完成标志位，一次转换序列完成，置位，清零的情况：手动置1，写ATDCTL5，AFFC=1；Bit6=0；ETORF：外部触发溢出标志位，1表示发生外部触发溢出错误，0表示未发生，清零的情况：手动置1，写ATDCTL2、ATDCTL3、ATDCTL4，写ATDCTL5；FIFOR：先入先出溢出标志位，置位，清零的情况：手动置1，启动一个新的转换序列（写ATDCTL5或者外部触发）；Bit3=0；CC2、CC1、CC0：转
12、换计数器，只读。ATD测试寄存器1，ATDTEST1Bit0 SC：特殊通道转换位，1表示允许，0表示禁止ATD状态寄存器1，ATDSTAT1，只读CCFx：转换完成标志位，完成转换序列中的某个A/D转换时，置位，转换序列中第1个对应CCF0，转换结果存放在ATDDR0中；AFFC=0时，读取ATDSTAT1寄存器，然后读取结果寄存器ATDDRx；AFFC=1时，读取结果寄存器ATDDRx。ATD输入使能寄存器ATDDIENIENx：控制从模拟输入引脚（ANx）到PTADx数字寄存器的数字输入缓冲，1表示允许，0表示禁止，为1时，ANx引脚可以也只可作为普通输入口使用。端口数据寄存器PORTA
13、DPTADx：A/D转换通道x的数字输入，IENx=1，读取该位返回ANx引脚的逻辑电平值；IENx=0，读取该位返回1，复位时都为1。.ATD转换结果寄存器ATDDRxH/ATDDRxL存放方式：左对齐和右对齐（DJM），有无符号数（DSGN）10位精度，左对齐方式下，转换结果10位数据使用高字节的8位和低字节的高2位存放，结果数据最高位存放在高字节的bit7（bit9 MSB），最低为存放在低字节的bit6，读取是可使用双字节访问方式；8位精度，左对齐方式下，转换结果8位数据使用高字节的8位存放，结果数据最高位存放在高字节的bit7（bit7 MSB），读取时刻只访问高字节；10位精度，右
14、对齐方式下，转换结果10位数据使用高字节的低2位和低字节的8位存放，结果数据最高位存放在高字节的bit1（bit9 MSB），最低为存放在低字节的bit0，读取是可使用双字节访问方式；8位精度，右对齐方式下，转换结果8位数据使用低字节的8位存放，结果数据最高位存放在高字节的bit7（bit7 MSB），读取时刻只访问低字节。五、ECT模块16位自由运行计数器时钟源TIMCLK：PCLK，PACLK，PACLK/256，PACLK/65536，PCLK由总线时钟经过一个7位的预分频器得到，分频系数由TSCR2的PR2PR0决定；脉冲累加器时钟信号：内部时钟PACLK=ECLK/64；模数递减计数
15、器MDC时钟源：总线时钟经过4位预分频器提供。1、自由运行计数器及定时器基本寄存器定时器系统控制寄存器1，TSCR1TEN：定时器允许位，1允许，0禁止主定时器；TSWAI：等待模式下定时器模块停止位，1禁止，0允许；TSFRZ：冻结模式下定时器和模数计数器停止位，1禁止，0允许；TFFCA：快速清除定时器所有标志位，1=TFLG1清除CnF，TFLG2清除TOF，PACN3和PACN2清除PAFLG的PAOVF和PAIF，PACN1和PACN0清除PBFLG的PBOVF；0=定时器普通清除方式；Bit3bit0=0。定时器系统控制寄存器2，TSCR2TOI：定时器溢出中断允许位，1允许，0禁止；Bit6bit4=0；TCRE：定时器计数器复位允许，1允许（若通道7输出比较成功，TCNT自动复位到$0000），0禁止；PR2、PR1、PR0：定时器预分频器选择位，000111分别对应1、2、4、8、16、32、64、128。定时器计数寄存器TCNT16位主定时器是一个递增计数器，不停地对时钟
