《常用组合逻辑电路与MSI组合电路模块应用》由会员分享，可在线阅读，更多相关《常用组合逻辑电路与MSI组合电路模块应用（164页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术 基础 第三章常用组合逻辑电路及MSI组合电路模块的应用 学习要点 组合电路模块的分析方法和设计方法 加法器 数值比较器 编码器 译码器 数据选择 数据分配器等中规模集成电路的逻辑功能和使用方法 第三章常用组合逻辑电路及MSI组合电路模块的应用 第三章常用组合逻辑电路及MSI组合电路模块的应用 3 1加法器和数值比较器 3 2编码器 3 3译码器 3 4数据选择器 3 5数据分配器 退出 第三章常用组合逻辑电路及MSI组合电路模块的应用 3 1加法器 3 1 1半加器和全加器 3 1 2加法器 3 1 3加法器的应用 退出 1 半加器 3 1 1半加器和全加器 只对两个1位二进制数
2、进行相加而求其和及进位的加法 称为半加 实现半加的逻辑电路称为半加器 加数 本位的和 向高位的进位 2 全加器 对两个1位二进制数进行相加并考虑低位来的进位 求得和及进位的加法 称为全加 实现全加的逻辑电路称为全加器 Ai Bi 加数 Ci 1 低位来的进位 Si 本位的和 Ci 向高位的进位 真值表 全加器的函数表达式 逻辑图和逻辑符号 用与门和或门实现 用与或非门实现 再取反 得 实现多位二进制数相加的电路称为加法器 1 串行进位加法器 3 1 2加法器 构成 把n位全加器串联起来 低位全加器的进位输出连接到相邻的高位全加器的进位输入 特点 进位信号是由低位向高位逐级传递的 速度不高 2
3、并行进位加法器 超前进位加法器 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式 超前进位发生器 集成二进制4位超前进位加法器 3 1 3加法器的应用 1 加法器的级联 3 1 3加法器的应用 2 8421BCD码转换为余3码 BCD码 0011 余3码 3 二进制并行减法器 4 二进制并行加法 减法器 5 二 十进制加法器 修正条件 本节小结 对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器 两个1位二进制数进行相加并考虑低位来的进位 即相当于3个1位二进制数的相加 求得和及进位的逻辑电路称为全加器 实现多位二进制数相加的电路称为加法器 按照进位方式的不
4、同 加法器分为串行进位加法器和超前进位加法器两种 串行进位加法器电路简单 但速度较慢 超前进位加法器速度较快 但电路复杂 加法器能实现两个二进制数加减法 乘法 代码转换电路 二进制减法器和十进制加法器 数码比较和奇偶检验等 在应用MIS逻辑部件设计电路时 它们就象一个门电路一样 每一种MIS逻辑部件当作一个整体 我们只关心它的外部特性 而不关注其内部结构 对每个MIS逻辑部件应掌握 功能 真值表 或功能表 或函数表达式 逻辑符号 控制信号的运用 在使用这些器件设计组合逻辑电路时应该把待产生的逻辑函数式变换成与所用器件的逻辑函数式相同或类似的形式 3 2数值比较器 3 2 11位数值比较器 3
5、2 24位数值比较器 3 2 3数值比较器的位数扩展 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器 简称比较器 3 2 11位数值比较器 设A B时L1 1 A B时L2 1 A B时L3 1 得1位数值比较器的真值表 逻辑表达式 逻辑图 多位比较器用来比较两个多位二进制数A An 1 Ai A0和B Bn 1 Bi B0的大小 比较时从高位往低位逐位进行 当高位相等时才比较低位 3 2 24位数值比较器 比较器7485的真值表 真值表中的输入变量包括A3与B3 A2与B2 A1与B1 A0与B0和另外两个低位数A 与B 的比较结果 A B A B 和A B 设置低位数比较结果输入端
6、 是为了能与其它数值比较器连接 以便组成更多位数的数值比较器 3个输出信号L1 A B L2 A B 和L3 A B 分别表示本级的比较结果 设 余类推 由真值表可得 对于变量相互排斥的逻辑函数 其逻辑表达式可直接写为各变量之和 在一组变量中 如果只要有一个变量取值为1 则其它变量的值就一定是0 有这种约束的变量 叫做相互排斥的变量 如两个数值比较大小 其结果L A B M A B G A B 就是三个相互排斥的变量 对某些取值对结果无影响的情况的化简 可直接写成为对结果有影响的变量如 L1L2L3L0四个变量 其中当L3 1时 L2L3L0对结果无影响 四位比较器L M G三个相互排斥的变量
7、 当Li 1时 Li 1 L0 Mi 1 M0 Gi 1 G0的取值对结果无影响 逻辑图 3 2 3比较器的应用 集成数值比较器 串联扩展 TTL电路 最低4位的级联输入端A B A B 和A B 必须预先分别预置为0 0 1 CMOS电路 各级的级联输入端A B 必须预先预置为0 最低4位的级联输入端A B 和A B 必须预先预置为0 1 并联扩展 本节小结 在各种数字系统尤其是在计算机中 经常需要对两个二进制数进行大小判别 然后根据判别结果转向执行某种操作 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器 简称比较器 在数字电路中 数值比较器的输入是要进行比较的两个二进制数 输出是比
8、较的结果 利用集成数值比较器的级联输入端 很容易构成更多位数的数值比较器 数值比较器的扩展方式有串联和并联两种 扩展时需注意TTL电路与CMOS电路在连接方式上的区别 3 3编码器 3 3 2二进制优先编码器 3 3 3二 十进制普通编码器 退出 3 3 1二进制普通编码器 3 3 3二 十进制优先编码器 编码从广义的角度 可用文字 数字 符号或文字数字的混合来表示不同的事物 在数字电路中 为了便于实现编码 我们是用由0和1组成的二值代码表示不同的事物 即用二进制编码来表示不同的事物 实现编码功能的电路称为编码器 根据对编码信号的要求不同 常见的编码器有普通编码器 优先编码器两大类 根据采用的
9、代码 又可有二进制编码器 二 十进制编码器两大类 3 3 1二进制编码器 输入信号是相互排斥的 即任一时刻都有而且只有一个输入信号出现普通编码器 允许两个或两个以上的信号同时出现 所有输入信号按优先顺序排队 当有多于一个信号同时出现时 只对其中优先级最高的一个信号进行编码的编码器 优先编码器 用n位0 1代码对2n个信号进行编码的电路称为二进制编码器 用二 十进制代码进行编码的电路称为二 十进制编码器 1 3位二进制普通编码器 输入8个互斥的信号输出3位二进制代码 真值表 对于变量相互排斥的逻辑函数 其逻辑表达式可直接写为各变量之和 逻辑表达式 逻辑表达式 逻辑图 三位二进制普通编码器的框图
10、2 3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的 即具有单方面排斥的特性 设I7的优先级别最高 I6次之 依此类推 I0最低 真值表 对某些取值对结果无影响的情况的化简 可直接写成为对结果有影响的变量 逻辑表达式 对某些取值对结果无影响的情况的化简 可直接写成为对结果有影响的变量 逻辑图 8线 3线优先编码器 如果要求输出 输入均为反变量 则只要在图中的每一个输出端和输入端都加上反相器就可以了 三位二进制优先编码器的框图 3 集成3位二进制优先编码器 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148的真值表 输入和输出 逻辑0 低电平 有效 是
11、扩展输出端 0表示电路工作 且有编码输入 为选通输入端 0编码器工作 1编码器不工作 是选通输出端 0表示电路工作 但无编码输入 例试用两片74LS148接成16线 4线优先编码器 将 16个电平输入信号编为1111 000016个4位二进制代码 其中的优先权最高 的优先权最低 集成3位二进制优先编码器74LS148的级联 16线 4线优先编码器 作业 试用两片74LS148接成16线 4线优先编码器 将 16个电平输入信号编为0000 111116个4位二进制代码 其中的优先权最高 的优先权最低 3 3 2二 十进制编码器 1 8421BCD码普通编码器 输入10个互斥的数码输出4位二 进制
12、代码 真值表 逻辑表达式 逻辑图 2 8421BCD码优先编码器 真值表 逻辑表达式 根据 变量取值对结果无影响时 其变量在对应最小项中可以去掉 有真值表可得 逻辑图 3 集成10线 4线优先编码器 本节小结 用二进制代码表示特定对象的过程称为编码 实现编码操作的电路称为编码器 编码器分二进制编码器和十进制编码器 各种译码器的工作原理类似 设计方法也相同 集成二进制编码器和集成十进制编码器均采用优先编码方案 3 4译码器 3 4 1二进制译码器 3 4 2二 十进制译码器 3 4 3显示译码器 退出 3 4 4译码器的应用 3 4译码器 译码是编码的逆过程 是将二进制代码所表示的相应信号或对象
13、 翻译 出来 具有译码功能的电路称为译码器 常见的译码器有二进制译码器 二 十进制译码器和显示译码器等 3 4 1二进制译码器 二进制译码器的输入端为n个 是一组二进制代码 则输出端为2n个 且对应于输入代码的每一种状态 2n个输出中只有一个为1 或为0 其余全为0 或为1 1 3位二进制译码器 真值表 输入 3位二进制代码输出 8个互斥的信号 逻辑表达式 逻辑图 电路特点 与门组成的阵列 Y7 Y0是输入变量的全部最小项的译码输出 故这种译码器又称为最小项译码器 3位二进制译码器的框图 2 集成二进制译码器74LS138 A2 A1 A0为二进制译码输入端 为译码输出端 低电平有效 G1 为
14、选通控制端 当G1 1 时 译码器处于工作状态 当G1 0 时 译码器处于禁止状态 三个选通控制端也叫 片选 输入端 用于多片连接 真值表 输入 自然二进制码 输出 低电平有效 3 用二进制译码器实现逻辑函数 写出函数的标准与或表达式 并变换为与非 与非形式 画出用二进制译码器和与非门实现这些函数的接线图 4 74LS138的级联 用两片3 8线译码器138组成一个4 16线译码器 设4 16线译码器的输入为A3A2A1A0 输出为 低位片 高位片 二 十进制译码器的输入是十进制数的4位二进制编码 BCD码 分别用A3 A2 A1 A0表示 输出的是与10个十进制数字相对应的10个信号 用Y9
15、 Y0表示 由于二 十进制译码器有4根输入线 10根输出线 所以又称为4线 10线译码器 3 4 2二 十进制译码器 1 8421BCD码译码器 把二 十进制代码翻译成10个十进制数字信号的电路 称为二 十进制译码器 真值表 逻辑表达式 逻辑图 将与门换成与非门 则输出为反变量 即为低电平有效 二 十进制译码器的框图 集成8421BCD码译码器74LS42 3 4 3显示译码器 1 数码显示器 用来驱动各种显示器件 从而将用二进制代码表示的数字 文字 符号翻译成人们习惯的形式直观地显示出来的电路 称为显示译码器 BCD 七段数码显示器是常用的半导体数码显示器 每一段是一个由磷砷化镓作成的发光二
16、极管 LightEmittingDiode 简称LED 当外加正向电压时 可以将电能转换成光能 它有共阴极接法和共阳极接法两种 常用的数码显示器有半导体显示器和液晶显示器 共阴极接法的BCD 七段数码显示器由输出为高电平有效的BCD 七段数码译码器来驱动 共阳极接法的BCD 七段数码显示器由输出为低电平有效的BCD 七段数码译码器来驱动 因此 在应用时一定要注意数码显示器的接法和和译码器输出有效电平的高低配套 b c f g 1 a d e 0时 c d e f g 1 a b 0时 共阴极 2 显示译码器 真值表仅适用于共阴极LED 真值表 现在与每个输入代码对应的输出不是某一根输出线上的高 低电平 而是另一种7位的代码了 所以它已经不是我们在这一节开始所定义的那种译码器了 严格地讲 把这种电路叫代码变换器更确切些 但习惯上都把它叫显示译码器 a的卡诺图 b的卡诺图 c的卡诺图 d的卡诺图 e的卡诺图 f的卡诺图 g的卡诺图 逻辑表达式 逻辑图 图3 15BCD 七段显示译码器 3 集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 3 4 4译码器的应用 画出用二进制译码器
