《数字集成电路基本单元和版图》由会员分享，可在线阅读，更多相关《数字集成电路基本单元和版图（42页珍藏版）》请在金锄头文库上搜索。
1、第10章 数字集成电路基本单元与版图 10 1引言 10 2TTL基本电路及版图实现 10 3CMOS基本门电路及版图实现 10 4数字电路标准单元库设计简介 10 5焊盘输入输出单元 I O PAD 10 1 引 言 数字集成电路基本电路主要性能指标 1 工作速度 延迟时间的长短 2 集成度 占用面积的大小 3 功耗 消耗的电源功率 4 噪声容限等 10 2 TTL基本电路及版图实现 10 2 1 TTL基本电路 TTL反相器电路 TTL基本电路及版图实现 1 电路组成 该电路由三部分组成 1 由双极型晶体管T1和电阻Rb1组成电路的输入级 2 由T2 Re2和Rc2组成的中间驱动电路 将单
2、端信号 B2转换为双端信号 B3和 B4 3 由T3 T4 Rc4和二极管D组成的输出级 2 工作原理 输入为高电平时 输出为低电平 输入为低电平时 输出为高电平 TTL基本电路及版图实现 TTL与非门电路 将基本TTL反相器改变成为多输入端的与非门 它的 主要特点是在电路的输入端采用了多发射极的双极型晶体 管 器件中的每一个发射极能各自独立地形成正向偏置的 发射结 并可促使T1进入放大或饱和区 两个或多个发射 极可以并联地构成一大面积的组合发射极 TTL基本电路及版图实现 NPN管多发射极晶体管的结构示意图 TTL基本电路及版图实现 a 采用多发射极晶体管作三输入端TTL与非 门的输入器件
3、当任一输入端为低电平时 T1 的发射结将正向偏置而导通 T2将截止 结果 将导致输出为高电平 只有当全部输入端为高 电平时 T1将转入倒置放大状态 T2和T3均饱 和 输出为低电平 b 为三输入端TTL与非门的代表符号 TTL基本电路及版图实现 或非门电路 10 2 2 TTL与非门的版图设计 双极集成电路版图设计的基本原则 1 版面面积最小 2 受隔离结寄生电容Cjs影响大的那些隔离区 应尽可能的小 3 电极引出线的排列必须与封装要求一致 在电路周围要均匀排列 尽量短些 宽些 在高频及高阻抗的电路中尤应 注意这点 不能相交 无法避免相交时 可用交叉连线 为避免寄生耦合 铝线不能跨越管子 但可
4、跨过 电阻 为防止短路及减小场效应 铝线应尽量不在最后 一次扩散层上跨过 可使铝线爬在厚氧化层上 布线图形越简单越好 电源线 地线 输入引线 输出引线 低电阻引 线的铝条要宽些 引线孔要开得大些 甚至排为 一排 4 铝引线的排列应注意以下各点 5 PN结隔离的隔离槽必须接最低电位 6 所有电阻器原则上可放在同一隔离岛内 该隔离 岛应接至最高电位以保证电阻器的PN结在任何条件下 都处于反偏状态 且可减小寄生电容 7 集电区接最高电位的晶体管可放在电阻的隔离岛上 不必另设隔离岛 以减小面积 8 电路的输入端和输出端之间的间距应尽量安排得大 些 防止输入级和输出级之间发生寄生耦合 9 对要求匹配 并
5、且温度变化要求一致的晶体管 如 差放中的对管 恒流源中的对管等 应放置在相邻 区域并对称放置 其图形大小 方向 形状最好都一 样 10 以上有关尺寸的设计必须符合版图设计规则 TTL与非门的版图设计 评价版图好坏的几个因素 符合原电路设计指标 面积最小 成品率高 可靠性高 具有可测试性 TTL与非门的版图设计 双极型集成电路版图设计步骤 1 划分隔离区 2 元器件的版图设计 3 元器件的布局 4 布线 设计举例 举例说明一个五管单元与非门电路的版图设计 1 决定隔离区数目 此电路共有5个隔离区 如图中虚线所示 2 确定端头的排列及引出端数 输入 输出 电源 接地这些引出端是必 须的 对于该电路
6、来说 这4部分的引出端数 目共有8个 输入端有5个 另外 它还有2 个扩展端 它们分别从Q2的发射极和集电极引 出 要尽量排在一起 3 确定元件图形和尺寸 电路中Q2和Q5饱和 且Q5为输出管 要 通过较大的电流 所以可采用马蹄形结构 Q4 的瞬态电流很大 所以发射极有效长度也要大 些 Q3管不通过大电流 采用单基极条结构就 可以了 4 画布局布线草图 画出此草图的目的是 大致安排一下各元件的位 置 画出内连线的连接图形 使满足设计原则中对 A1线的要求 如连通 无交叉等 5 绘制IC版图总图 根据布局布线草图 利用计算机辅助设计可 以把IC的总图画出来 10 3 CMOS基本门电路及版图实现
7、 1O 3 1 CMOS反相器 1 CMOS反相器的具体电路 2 CMOS反相器物理结构的剖面图 3 开关特性 我们希望反相器的上升时间和下降时间近似相等 则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道 宽度的 n p倍左右 4 功耗 静态功耗 PD为0 动态功耗 Pd fCLVDD2 CMOS反相器的设计 CMOS反相器的版图实现 CMOS基本门电路版图实现 a 垂直走向MOS管结构 b 水平走向MOS管结构 c 金属线从管子中间穿过的水平走向 MOS管结构 d 金属线从管子上下穿过的水平走向 MOS管结构 e 有多晶硅线穿过的垂直走向MOS管结 构 1O 3 2 与非门和或非门电路
8、1 工作原理 二输入与非门和二输入或非门电路如图所示 两 个PMOS管并联与两个串联的NMOS管相连构成了二输 入与非门 两个NMOS管并联与两个串联的PMOS相连 构成了二输入或非门 2 与非门和或非门电路的设计 3 版图实现 1 工作原理 CMOS传输门采用了P管和N管对 控制信号分别控 制P管和N管 使两管同时关断和开通 由于PMOS管 对输入信号S高电平的传输性能好 而NMOS管对输入 信号S低电平的传输性能好 从而使信号S可以获得全 幅度的传送而没有电平损失 1O 3 3 CMOS传输门和开关逻辑 2 利用传输门 很容易构成一些开关逻 辑 1 与或门 2 异或门 3 异或非门 4 线
9、或逻辑 3 版图实现 1O 3 4 驱动电路的结构 任何一个逻辑门都有一定的驱动能力 当它所要驱动的 负载超过了它的能力 就将导致速度性能的严重退化 设计者可根据负载大小以及脉冲边沿的要求决定驱动级 器件尺寸 如果驱动级尺寸很大且和前级功能电路的驱 动能力不相匹配 应该在两者之间加一些缓冲级 以达 到最佳匹配 驱动缓冲级的芯片照片 1O 3 5 三态门 在微处理器结构里 往往采用公共总线结构 需要设 计三态门电路 以避免总线使用的矛盾 三态门电路可以用如图所示的常规逻辑门构成 当使 能信号E为高电平时 或非门和与非门都打开 数据传 至驱动管反相输出 当E为低电平时 与非门输出为高 电平关闭了P
10、管 或非门输出低电平关闭了N管 输出 处于高阻态 三态门 带传输门结构的三态门 10 4 数字电路标准单元库设计简介 基本原理 库单元设计 标准单元库中的单元电路是多样化的 通常包含 上百种单元电路 每种单元的描述内容都包括 1 逻辑功能 2 电路结构与电学参数 3 版图与对外连接端口的位置 对于标准单元设计EDA系统而言 标准单元库应包 含以下三个方面的内容 1 逻辑单元符号库与功能单元库 2 拓扑单元库 3 版图单元库 1O 5 焊盘输入输出单元 I O PAD 承担对外驱动 内外隔离 输入保护或其 他接口功能 1O 5 1 输入单元 输入单元主要承担对内部电路的保护 一般 认为外部信号的
11、驱动能力足够大 输入单元不必 具备再驱动功能 因此 输入单元的结构主要是 输入保护电路 输入保护电路版图 输出单元的主要任务是提供一定的驱动能力 防止内部逻辑过负荷而损坏 输出单元还承担了一定的逻辑功能 单元具 有一定的可操作性 与输入电路相比 输出 单元的电路形式比较多 1 反相输出I O PAD 反相输出就是内部信号经反相后输出 这个反相器 除了完成反相的功能外 另一个主要作用是提供一 定的驱动能力 1O 5 2 输出单元 输出级芯片照片 去铝后的照片 在输入 输出单元中 设计重掺杂隔离环并联接到 电源或地 主要目的 吸收衬底中PN结的反向漂移电流 可抑制LATCH UP 的触发 形成衬底
12、的电位接触区 隔离环结构是I O单元的一种常用版图形式 2 同相输出I O PAD 同相输出实际上就是 反相 反相 为什么不直接从内部电路直接输出呢 主要是驱动能力问题 利用链式结构可以大大地 减小内部负荷 即内部电路驱动一个较小尺寸的反相 器 这个反相器再驱动大的反相器 在同样的内部电 路驱动能力下才能获得较大的外部驱动 3 三态输出I O PAD 三态输出是指单元除了可以输出 0 1 逻辑外 还可高阻输出 即单元具有三种输出状态 同样 三态输出的正常逻辑信号也可分为反相输出和同相输 出 下图是一个同相三态输出的电路单元的结构图 在许多应用场合 需要某些数据端同时具有输入 输出的功能 或者还要求单元具有高阻状态 在总 线结构的电子系统中使用的集成电路常常要求这种I O PAD 下图是一个输入 输出双向三态的I O PAD单 元电路 1O 5 3 输入 输出双向三态单元 I O PAD
