软件工程师考试_试题详解

《软件工程师考试_试题详解》由会员分享，可在线阅读，更多相关《软件工程师考试_试题详解（33页珍藏版）》请在金锄头文库上搜索。

1、中国软考联盟，中国最权威的软考辅导和培训机构！ 以考带学，始于证书，止于无限以考带学，始于证书，止于无限 中国软考联盟（） 0731-4215591 train 第 1 页 全国计算机技术与软件专业技术资格(水平)考试 2004 年下半年 网络工程师 上午试卷 全国计算机技术与软件专业技术资格(水平)考试 2004 年下半年 网络工程师 上午试卷 为了满足广大学员及网友的强烈要求，现特定编制 2004 年下半 年网络工程师试题详解。 为了满足广大学员及网友的强烈要求，现特定编制 2004 年下半 年网络工程师试题详解。 内存按字节编址，地址从 A4000H 到 CBFFFH，共有 (1) 个字

2、节。若用存储容量为 32K 8bit 的存储芯片构成该内存，至少需要 (2) 片。 （操作系统-存储地址计算） (1)A.80K B.96K C.160K D.192K (2)A.2 B.5 C.8 D.10 解答：解答：CBFFFH-A4000H27FFFH 将 16 进制换算为 10 进制为 163839/1024=160K 160K/32K=5 答案答案:（1）C、 （、 （2）B。 中断响应时间是指 (3) 。 （硬件知识-中断处理） (3)A.从中断处理开始到中断处理结束所用的时间 B.从发出中断请求到中断处理结束所用的时间 C.从发出中断请求到进入中断处理所用的时间 D.从中断处理

3、结束到再次中断请求的时间 解答：解答：中断响应时间是从中断请求到中断处理，注意指的是响应时间 答案：C 相关知识点： 答案：C 相关知识点：计算机必须能够对微处理器外面发生的事情作出响应。例如，当按动键盘上一 个按键，或时钟的报时信号来到，或软盘驱动器工作完毕发出中断信号时，均将引起微处理 器的注意并处理相应事件，这就是中断。 中断的作用： 能充分发挥处理机的使用效率：因为输入输出设备可以用中断的方式同 CPU 通讯， 报告其完成 CPU 所要求的数据传输的情况和问题， 这样可以免除 CPU 不断地查询和等待， 从 而大大提高处理机的效率。 提高系统的实时处理能力：因为具有较高实时处理要求的设

4、备，可以通过中断方式 请求及时处理，从而使处理机立即运行该设备的处理程序（也是该中断处理程序）。 中断信号：发生某个事件时发出的信号 中断处理程序：处理中断信号所指示的那个工作程序 中断源（中断事件）：引起中断的那个事件 中断码： 中断信号是发送给中央处理机并要求它处理的，但处理机又如何发现中断信号呢？为 版权声明：版权声明：本文版权归 CIU 所有，未 经许可， 任何媒体均不得改变其形式进 行转载或摘录，违者必究！ 中国软考联盟，中国最权威的软考辅导和培训机构！ 以考带学，始于证书，止于无限以考带学，始于证书，止于无限 中国软考联盟（） 0731-4215591 train 第 2 页 此，

5、处理机的控制部件中增设一个能检测中断的机构，称为中断扫描机构。通常在每条指令 执行周期内的最后时刻扫描中断寄存器，询问是否有中断信号到来。若无中断信号，就继续 执行下一条指令。 若有中断到来， 则中断硬件将该中断触发器内容按规定的编码送入程序状 态字 PSW 的相应位（IBM 中是 1631 位），称为中断码。 中断的类别： 硬件故障中断(不可屏蔽中断)：电源故障中断 输入/输出中断：键盘、计时器、显示器、磁盘 I/O 中断 程序性中断：除法错误中断，溢出中断，还包括：断点中断、单点中断(调试用) 外部中断：对 CPU 而言，它的外部非通道式装置所引起的中断。如：时钟中断，操 作员控制台中断，

6、多机系统中 CPU 到 CPU 通讯中断 软中断 (访管中断)：用户程序和操作系统之间只有一个相通的“门户”，这就是访 管指令，如利用 INT n 中断指令（SVC）发生的中断，可以实现对 OS 功能的访问(调用)。 这五类中断又可按中断方式不同划为： 自愿中断： 是正在运行的程序的期待的事件， 这种事件是由于执行了一条访管指令而 引起的。(只有访管中断是它自愿) 强迫性中断：是由随机事件引起的，并非由程序设计人员事先安排的。 中断进入中断进入： 中断允许 CPU 响应后 保护现场(主要是标志位) PSW 入栈 保护断点(现行的代码段寄存器 CS 和指令计数 IP) 入栈 处理机从外部设备获悉

7、中断类型，然后就把相应的表中项目送入 IP 与 CS 返回： 如果中断例行程序执行时可能改变某些寄存器的值，那么中断例行程序首先要保留初 值，执行结束后恢复它们，最后通过执行一条叫“IRET” 中断返回指令，去恢复保留在推 栈上的 IP、CS 以及各标志之值，从而使中断例行程序结束。 中断优先级： 在多级中断系统中， 很可能同时有多个中断请求， 这时 CPU 接受中断优先级为最高的那个中 断，忽略其中断优先级较低的那些中断 若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是 t取指2ns，t分析2ns，t执行1ns。则 100 条指令全部执行完毕需 (4) ns。 （硬件知

8、 识-指令系统） (4)A.163 B.183 C.193 D.203 解答：解答：100 条指令全部执行完毕所需要时间=100*T取指+ T分析+ T执行=203ns 答案：答案：D 相关知识点：相关知识点：假设指令的解释分取指、分析与执行 3 步，每步的时间相应为 T取指、T分析、 T执行， (1) 分别计算下列几种情况下，执行完 100 条指令所需时间的一般关系式： (i) 顺序方式。 (ii) 仅“执行k”与“取指k+l”重叠。 中国软考联盟，中国最权威的软考辅导和培训机构！ 以考带学，始于证书，止于无限以考带学，始于证书，止于无限 中国软考联盟（） 0731-4215591 trai

9、n 第 3 页 (iii) 仅“执行k” 、 “分析k+l” 、 “取指k+2”重叠。 (2) 分别在 T取指= T分析=2,T执行=1 及 T取指= T分析=5,T执行=2 两种情况下， 计算出上述 结果 解答：见解答：见 表表 1-1 表 1-1 表 1-1 在单指令流多数据计算机（SIMD）中，各处理单元必须 (5) 。 （硬件知识-指令系统） (5)A.以同步方式，在同一时间内执行不同的指令 B.以同步方式，在同一时间内执行同一指令 C.以异步方式，在同一时间内执行不同指令 D.以异步方式，在同一时间内执行同一指令 解答：解答：SISD 也就是单指令流单数据流，传统的顺序处理机(串行机

10、)。 SIMD 也就是单指令流多数据流，阵列处理机，并行处理机。 MISD 也就是多指令流单数据流，采用流水结构的计算机。 MIMD 也就是多指令流多数据流，多处理机 答案：B 答案：B 单个磁头在向盘片的磁性涂层上写入数据时，是以 (6) 方式写入的。 （硬件知识-存 储介质） (6)A.并行 B.并串行 C.串行 D.串并行 解答：解答：由于是单个磁头因此是串行的。 答案：C 答案：C 容量为 64 块的 Cache 采用组相联的方式映像，字块大小为 128 个字，每 4 块为一组。若 主容量为 4096 块，且以字编址，那么主存地址应为 (7) 位，主存区号应为 (8) 位。 （硬件知识

11、-主存配置） (7)A.16 B.17 C.18 D.19 (8)A.5 B.6 C.7 D.8 解答：解答：主容量为 ，而 Cache 字块大小为 128 个字节则 ， 因此主存地址应为 12+7=19 位，由于 Cache 的容量为 64 块，因 Cache 的地址=组号+组内地 中国软考联盟，中国最权威的软考辅导和培训机构！ 以考带学，始于证书，止于无限以考带学，始于证书，止于无限 中国软考联盟（） 0731-4215591 train 第 4 页 址，Cache 的整个容量=64 块乘以每块大小=64*=（即 13 位表示） ，又因为每块大小 为（即用 7 位表示，组内地址） ，因此组

12、号地址为 6 位。 答案：(7)D，(8)B答案：(7)D，(8)B。 相关知识点：存储介质： 相关知识点：存储介质： 凡是明显具有并能保持两种稳定状态， 并且能够方便地与电信息转换的物质和器件， 均 可作为存储介质。 （1）磁芯存储器 （2）半导体存储器： 60 年代后期发展起来的存储技术，采用集成化技术，将存储单元电路及其外围电路直 接做在半导体芯片上，然后封装在管壳内。分为两类：一类是双极型半导体存储器，它的特 点是速度快，功耗大，集成度较低，一般主要用作大型机的告诉缓冲存储器（Cache）；另 一种是 MOS 存储器（Metal Oxide Semiconductor Memory）,

13、它的特点是集成度高，功耗小， 速度较低，适合于作各类计算机的主存储器。 MOS 型 RAM 有静态与动态之分。静态存储单元电路：以 MOS 晶体管触发器构成存储单元 的电路，当没有外界信号作用时，触发器可以长久保持其所处的某种稳定状态。 动态存储单元电路：利用 MOS 晶体管极电容（或 MOS 电容）上充积的电荷来存储信息， 电容上的电荷不能长久保存，需要周期地对电容进行充电，以补充泄露的电荷。动态存储单 元电路是由多时钟脉冲控制，在动态情况下工作。 （3）磁表面存储器： 是将薄层的磁性材料沉积在某一基体上，并以相对于磁头运动的方式来存取信息的装 置。如磁盘、磁带、磁卡等。 （4）光盘存储器：

14、 利用激光在磁性薄膜上产生的热磁效应以实现信息的记录。 高速缓存 高速缓存 高速缓冲存储器（Cache）：用于解决 CPU 与内存之间的速度不匹配。 （1）Cache 的基本结构：Cache 由存储体、地址映像和替换机构组成 Cache 存储体：存储体是存储单元的集合，用于存放信息，一般由半导体静态存储器 构成。 地址映像： 地址映像的作用是把 CPU 送来的主存地址转换成 Cache 地址。 有三种地址 映像方式：直接映像、全相联映像和组相联映像。 直接映像：指每个主存页只能复制到某一固定的 Cache 页中。 中国软考联盟，中国最权威的软考辅导和培训机构！ 以考带学，始于证书，止于无限以考

15、带学，始于证书，止于无限 中国软考联盟（） 0731-4215591 train 第 5 页 全相联映像：指主存的每一页可以映像到 Cache 的任意一页。 组相联映像：是直接映像和全相联映像的折中方案，它将 Cache 分为若干组，同时将主 存分为若干组， 每组内的页数与 Cache 的组数相同， 其规律是主存中的各页与 Cache 的组号 有固定的映像关系， 但可以自由映像到对应的 Cache 组中的任意一页。 即组间采用直接映像， 而组内的页为全相联映像。 替换机构：当 CPU 访问 Cache 未命中时，应从主存中读取信息，同时写入 Cache 中， 若 Cache 未满，直接写入，若已满，则需要进行替换，替换机构由硬件组成，并按替换算法 中国软考联盟，中国最权威的软考辅导和培训机构！ 以考带学，始于证书，止于无限以考带学，始于证书，止于无限 中国软考联盟（） 0731-4215591 train 第 6 页 进行设计，常用的算法有先进先出算法（FIFO）和最近最少使用算法（LRU） （2）Cache 的读写操作： 读操作：访存时，将主存地址同时送主存和 Cache，一则启动对主存的读操作，二则 在 Cache 中按映像方式从中获取 Cache 地址，并将主存标记与 Cache 标记比较：若相同，则