数字合理使用电路创新设计CH只读存储器ROM

上传人:ap****ve 文档编号:118774274 上传时间:2019-12-25 格式:PPT 页数:13 大小:970.50KB
返回 下载 相关 举报
数字合理使用电路创新设计CH只读存储器ROM_第1页
第1页 / 共13页
数字合理使用电路创新设计CH只读存储器ROM_第2页
第2页 / 共13页
数字合理使用电路创新设计CH只读存储器ROM_第3页
第3页 / 共13页
数字合理使用电路创新设计CH只读存储器ROM_第4页
第4页 / 共13页
数字合理使用电路创新设计CH只读存储器ROM_第5页
第5页 / 共13页
点击查看更多>>
资源描述

《数字合理使用电路创新设计CH只读存储器ROM》由会员分享,可在线阅读,更多相关《数字合理使用电路创新设计CH只读存储器ROM(13页珍藏版)》请在金锄头文库上搜索。

1、3.6 只读存储器(ROM) 分类 掩模 ROM 可编程 ROM(PROM Programmable ROM) 可擦除可编程 ROM(EPROM Erasable PROM) 说明: 掩模 ROM PROM 生产过程中在掩模板控制下写入,内容固定, 不能更改 内容可由用户编好后写入,一经写入不能更改 紫外光擦除(约二十分钟) EPROM存储数据可以更改,但改写麻烦,工作时只读 EEPROM 或 E2PROM电擦除(几十毫秒) 3.6.1 ROM 的结构和工作原理 1. 基本结构 一、ROM 的结构示意图 地址输入 数据输出 n 位地址 b 位数据 A0A1An-1 D0D1Db-1 D0D1D

2、b-1 A0A1An-1 2nb ROM 最高位 最低位 2. 内部结构示意图 存储单元 数据输出 字 线 位线 地址译码器 ROM 存储容量 = 字线数 位线数 = 2n b(位) 地 址 输 入 0单元 1单元 i 单元 2n-1单元 D0D1Db-1 A0 A1 An-1 W0 W1 Wi W2n-1 3. 逻辑结构示意图 (1) 中大规模集成电路中门电路的简化画法 连上且为硬连接,不能通过编程改变 编程连接,可以通过编程将其断开 断开 A BDC A B D Y & A B C Y 1 与门 或门 AY=AY=AA Z=A Y=A A YA 1 A 1 YA 1 Y Z 缓冲器 同相输

3、出反相输出互补输出 (2) 逻辑结构示意图 m0 A0 A1 An-1 m1 mi m2n-1 译 码 器 Z0 (D0) 或门 Z1 (D1) 或门 Zb-1 (Db-1) 或门 2n个与门构成 n 位 二进制译码器 , 输 出2n 个最小项。 . . . n 个 输 入 变 量 b 个输出函数 或门阵列 与门阵列 W0 (m0) W2 (m2) D0=W0+W2 =m0+m2 二、ROM 的基本工作原理 1. 电路组成 二极管或门 二极管与门 W0 (m0) +VCC 1 A1 1 1 A0 1 Vcc EN D3 EN D2 EN D1 EN D0 D3 D2 D1 D0 W0 (m0)

4、 W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 门 阵 列 (编码器) 位 线 字线 输出 缓冲 2. 工作原理 输出信号的逻辑表达式 1 A1 1 1 A0 1 Vcc EN D3 EN D2 EN D1 EN D0 D3 D2 D1 D0 W0 (m0) W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 门 阵 列 (编码器) 位 线 输出 缓冲 字线 字线: 位线: 输出信号的真值表 0 0 0 1 1 0 1 1 0 1 0 1 A1 A0D3 D2 D1 D0 1 0 1 0 0 1 1 1 1 1 1 0 3. 功能说

5、明 (1) 存储器 (2) 函数发生器 地址 存储 数据 输入变量 输出函数 (3) 译码编码 字线编码 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 A1 A0 0 0 0 1 1 0 1 1 输入 变量 输出 函数 3.6.2 ROM 应用举例及容量扩展 一、ROM 应用举例 用 ROM 实现 以下逻辑函数 例 3.6.2 Y1= m (2,3,4,5,8,9,14,15) Y2= m (6,7,10,11,14,15) Y3= m (0,3,6,9,12,15) Y4= m (7,11,13,14,15) A1 B1 C1 D1 m0m1m2m3m4m5m6m7m8m9

6、m10m11m12m13m14m15 Y2 Y3 Y4 Y1 译码器 编码器 二、ROM 容量扩展 1. 存储容量 存储器存储数据的能力,为存储器含存储单元 的总位数。 存储容量 = 字数 位数字 word位 bit 1k 1 : 1024 个字 每个字 1 位 存储容量 1 k 1k 4 : 1024 个字 每个字 4 位 存储容量 4 k 256 8 : 256 个字 每个字 8 位 存储容量 2 k 64 k 16: 64 k 个字 每个字 16 位 存储容量 1024k(1M) 2. 存储容量与地址位数的关系 存储容量 256 48 位地址256 = 284 位数据输出 存储容量 8k

7、88k=8210 =21313 位地址8 位数据输出 4. ROM 容量的扩展 地 址 总 线 8位数据总线 16位数据总线 D(70) D(158) 8 位 16 位 地址线合并(共用) 输出使能端、片选端合并(共用 ) 数据输出端分为高 8 位和低 8 位 方法 (1) 字长的扩展(位扩展): 27256 A0 A14O7 O0 CS OE 27256 A0 A14O7 O0 CS OE CS OE (2) 字线的扩展(地址码的扩展 字扩展) 两片 4 4 8 4 : 四片 32 k 8 4 32 k 8 : 15 位地址输入增加两位地址 经过 2 线- 4 线译码控制四个芯片的 ROM 4 4位 A1 A0 D1 D0 D2 D3 ROM 4 4位 A1 A0 D1 D2 D3 D0 1 增加一位地址 A2 (电路略)

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号