机载宽幅图像实时并行压缩与存储系统研制

上传人:E**** 文档编号:118470654 上传时间:2019-12-15 格式:PDF 页数:84 大小:6.38MB
返回 下载 相关 举报
机载宽幅图像实时并行压缩与存储系统研制_第1页
第1页 / 共84页
机载宽幅图像实时并行压缩与存储系统研制_第2页
第2页 / 共84页
机载宽幅图像实时并行压缩与存储系统研制_第3页
第3页 / 共84页
机载宽幅图像实时并行压缩与存储系统研制_第4页
第4页 / 共84页
机载宽幅图像实时并行压缩与存储系统研制_第5页
第5页 / 共84页
点击查看更多>>
资源描述

《机载宽幅图像实时并行压缩与存储系统研制》由会员分享,可在线阅读,更多相关《机载宽幅图像实时并行压缩与存储系统研制(84页珍藏版)》请在金锄头文库上搜索。

1、南京航空航天大学 硕士学位论文 机载宽幅图像实时并行压缩与存储系统研制 姓名:翟羽佳 申请学位级别:硕士 专业:通信与信息系统 指导教师:周建江 2010-12 南京航空航天大学硕士学位论文 I 摘 要 摘 要 随着遥感测绘技术的发展, 利用航空拍摄的光学图像实现对地观测在国民经济建设和国 防建设中的作用越来越大, 该领域已成为国际上的研究热点, 各国相继发展自己的高分辨航 空拍摄系统。因此在航拍中,对所拍摄图像的压缩、存储和回放就成为了亟待解决的问题。 随着对地观测CCD相机的空间分辨率和时间分辨率的提高以及原始数据量的增大,机载宽 幅图像的实时压缩存储与并行处理成为了一个重要的研究课题。

2、本文根据课题的来源和要求,针对航拍中宽幅图像数据量大且需要实时传输的技术难 点, 通过采用高速FPGA+DSP+4片图像编解码芯片的结构组成并行图像处理系统。 机载部分 压缩储存系统的高速缓存部分通过大容量DDR2组成乒乓式的高速缓存结构; 使用4片ADV2 02编解码芯片对分割后的图像进行并行压缩编码;机载压缩图像存储模块使用SATA接口的 硬盘,通过对底层文件系统的编程实现了高速率的实时图像数据储存。 目前本系统的机载部分和地面回放部分已完成了调试工作, 测试结果表明本系统较一期 的单通道系统性能提高一倍,可靠性也有所增强,可以在5秒内完成4K5K宽幅图像的实时 压缩、存储与下传。 关键词

3、:关键词:图像压缩,并行处理,航空摄影,宽幅图像,FPGA,DSP 机载宽幅图像实时并行压缩与存储系统研制 II ABSTRACT With the development of remote sensing mapping technology, using optical image realize filming aviation earth observation in the development of national economy and national defense construction become more and more important, this ar

4、ea has become the international research hotspots, many countries successively develop their own high-resolution aviation filming system. Therefore in aerial images taken of the compression, storage and playback became must face the problem. As the earth observation CCD cameras spatial resolution an

5、d temporal resolution become much higher, at the same time the original data quantity is also much bigger, so the airborne wide-width image of real-time compression storage and parallel processing become an important research topic. Based on the subject of source and requirements for aerial wide-wid

6、th image in large amount of data and need real-time transmission of technical difficulties, through adopting high speed FPGA + DSP + 4 slices image decoding chips in the structures of the parallel image processing system. The cache of airborne part through a large capacity DDR2 composed of table ten

7、nis type cache structure, then using 4 slices ADV202 decoding chips do concurrent compression coding for segmentation image, airborne compressed image storage module USES SATA interface of the hard drive, by bottom file system programming realize high rate of real-time compression data storage. Curr

8、ently part of the airborne system and ground playback part of the commissioning work has been completed, test results show that the system over a single channel to double the performance, reliability has also been enhanced to be completed within 5 seconds 4K 5K W Real-time image compression, storage

9、 and downlink. Keywords: Image compression, parallel processing, aerial photography, wide-width image, FPGA, DSP 南京航空航天大学硕士学位论文 V 图表清单图表清单 图2.1 图像编码器基本过程 . 5 图2.2 图像压缩方法分类 . 6 图2.3 JPEG2000编解码原理框图 . 8 图2.4 一维离散小波变换原理图 . 10 图2.5 二维离散小波分解 . 10 图2.6 二维离散小波重构 . 10 图2.7 三层小波变换示意图 . 11 图2.8 EBCOT编码原理框图 . 12 图2.9 ADV202内部结构图 . 13 图3.1 并行数据处理 . 15 图3.2 系统的结构框图 . 16 图3.3 乒乓操作结构图 . 17 图3.4 IP Core的设计流程 . 20 图4.1 高速缓存模块结构框图 . 23 图4.2 CCD相机接口原理图 . 23 图4.3 CCD相机接口时序图 . 24 图4.4 DDR2模块电路图 . 24 图4.5 用DPRAM实现的异步FIFO框图 . 26 图4.6 deliver_in_0模块逻辑图 .

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号