《【2017年整理】FM调制解调电路的设计》由会员分享，可在线阅读，更多相关《【2017年整理】FM调制解调电路的设计（15页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空工业学院课 程 设 计（说明书）FM 调制/解调电路的设计班级 / 学号 7402104/200704021120 学 生 姓 名 宋 先 锋 指 导 教 师 李 玉 峰 FM 调制/ 解调电路的设计第 页1FM 调制/解调电路的设计摘要：本设计根据锁相环原理，通过两片 CD4046 搭接基本电路来实现 FM 调制/解调电路的设计，将调制电路的输出信号作为解调电路的输入信号，最终实现信号的调制解调。原理分析，我们得到的载波信号的电压 PV大于 3V，最大频率偏移mf5KHz，解调电路输出的 FM 调制信号的电压 大于 200mV 可以看出我们的具体设计符合设计指标。关键词：锁相环、调制
2、、解调、滤波器一、概述FM 调制电路将代表不同信息的信号频率，搬移到频率较高的频段，以电磁波的方式将信息通过信道发送出去。FM 解调电路将接收到的包含信息的高频信号的频率搬移到原信号所处的频段。锁相环是一种相位负反馈的自动相位控制电路，它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域它是通过比较输入信号的相位和压控振荡器输出信号的相位，取出与这两个信号的相位差成正比的电压，并将该电压该电压作为压控振荡器的控制电压来控制振荡频率，以达到输出信号的频率与输入信号的频率相等的目的。锁相环主要由相位比较器、压控振荡器和低通滤波器三部分组成。调制电路还需要另设计一个高频信号放大器和加法器。解
3、调电路需要设计一个低通滤波器，来取出解调信号。技术指标：1 载波频率 fc=46.5KHz,载波信号的电压 Vp-p 3V；2 FM 调频信号的电压 Vp-p 6V，最大频率偏移 fm 5KHz；3 解调电路输出的 FM 调制信号的电压 Vp-p 200mV。二、方案设计与分析调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。本实验是用 CD4046 数字集成锁相环（PLL）来实现调频/解调（鉴频）的。1.FM 调频电路原理图（如图 1 所示）将调制信号加到压控振荡器（VCO）的控制端，使压控振荡器得输出频率
4、（在FM 调制/ 解调电路的设计第 页2调制信号载波解调输出调频波自振频率（中心频率） 上下）随调制信号的变化而变化，于是生成了调频波。of当载波频率与自由振荡频率相近时，载波频率与压控振荡器的振荡频率锁定。低通滤波器只保证压控振荡中心振荡频率与载波频率锁定时所产生的相位误差电压通过，该电压与调制信号同经加法器，用以控制压控振荡器的频率，从而获得与载波频率具有同样频率稳定度的调频波。 CD4046 图 1 FM 调频电路原理框图2.FM 解调电路的原理图（如图 2 所示）调频波（经过放大器放大后）与压控振荡器的输出被送入鉴相器，经鉴相获得变化的相位误差电压，该误差电压通过低通滤波器被滤掉其高频
5、成份，继而获得随调制信号频率变化而变化的信号，经跟随器得到解调信号，从而实现了解调（鉴频）过程。 CD4046 图 2 FM 解调电路原理框图3.锁相环 CD4046 工作原理本次课设要求我们掌握锁相环调制/解调的原理，用 2 片数字锁相环 CD4046 设计 FM 调制解调电路。完成课题的核心器件是 CD4046 集成锁相环，其内部结构如图 3 所示。鉴相器PDI压控振荡器VCO高频信号放大器 低通滤波器加法器调频波输出鉴相器PDI压控振荡器VCO高频信号放大器 低通滤波器跟随器FM 调制/ 解调电路的设计第 页3图 3 锁相环（4046）内部电原理框图CD4046 工作原理：输入信号 Ui
6、 从 14 脚输入后，经放大器 A1 进行放大、整形后加到相位比较器、的输入端，图 3 开关 K 拨至 2 脚，则比较器将从 3 脚输入的比较信号 Uo 与输入信号 Ui 作相位比较，从相位比较器输出的误差电压 U 则反映出两者的相位差。U 经 R3、R4 及 C2 滤波后得到一控制电压 Ud 加至压控振荡器 VCO 的输入端 9 脚，调整 VCO 的振荡频率 f2，使 f2 迅速逼近信号频率f1。VCO 的输出又经除法器再进入相位比较器，继续与 Ui 进行相位比较，最后使得 f2f1 ，两者的相位差为一定值，实现了相位锁定。若开关 K 拨至 13 脚，则相位比较器工作，过程与上述相同，不再赘
7、述。FM 调制/ 解调电路的设计第 页4图 4 CD4046 引脚功能图图 4 是 CD4046 的引脚排列，采用 16 脚双列直插式，各管脚功能：1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2 脚相位比较器的输出端。3 脚比较信号输入端。4 脚压控振荡器输出端。5 脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7 脚外接振荡电容。8、16 脚电源的负端和正端。9 脚压控振荡器的控制端。10 脚解调输出端，用于 FM 解调。11、12 脚外接振荡电阻。13 脚相位比较器的输出端。14 脚信号输入端。15 脚内部独立的齐纳稳压管负极4测量 CD4046 锁相环的捕捉带和同
8、步带方法测量 CD4046 锁相环的捕捉带和同步带，其示意图如图 5 所示。FM 调制/ 解调电路的设计第 页5图 5 捕捉带和同步带示意图测量方法：(1) 改变 14 脚输入信号的频率，使频率逐渐降低，直至 4 脚输出方波刚好出现不稳定时，环路进入失锁状态，该点定义为同步带的下限频率“ ”。1f(2) 改变 14 脚输入信号的频率，由 开始频率逐渐增加，直至 4 脚输出方波刚1f好再次稳定时，环路进入锁定状态，该点定义为捕捉带的下限频率“ ”。3f(3) 改变 14 脚输入信号的频率，由 开始频率逐渐增加，直至 4 脚输出方波刚1f好出现不稳定时，环路进入失锁状态，该点定义为同步带的上限频率
9、“ ”。2f(4) 改变 14 脚输入信号的频率，由 开始频率逐渐降低，直至 4 脚输出方波刚4f好再次稳定时，环路进入锁定状态，该点定义为捕捉带的上限频率“ 。f同步带宽为： - 捕捉带宽为 -2f14f3三、电路设计1.锁相环中的鉴相器工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图 6 所示。图 6 模拟相乘器鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： )(sin)(twUtiimi 0ooFM 调制/ 解调电路的设计第 页6式中的 为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电ow路的固有振荡角频率。则模
10、拟乘法器的输出电压 为：DU)(cos)(sin)(KD twttUoiiomoi )(i2/1twoiim)(stoiio用低通滤波器 LF 将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压 。即 为：)(UtC)(tC )()(sin2/1twtUKoiiom)i(twoiid式中的 为输入信号的瞬时振荡角频率， 和 分别为输入信号和输出信号的iw(i)t瞬时位相。2.CD4046 构成频率调制与解调电路的工作原理当从9脚输入载波信号时，从4端可输出受输入信号调制的调频信号。如图7 所示，由于调频时要求VCO有一定的频率范围（频偏），所以不用R2收缩频带，即R2为无穷大（
11、12脚空置） 仅用R1和C1确定VCO的中心频率f 0即可。设计参数时，只需由f 0查图 9（电源电压VCO为9V 时的曲线，横坐标为 C1 取值）求出C1 与R1即可图 7 CD4046 构成的频率调制电路当从14脚输入一被信号调制的（中心频率与CD4046 的VCO的中心频率相同）调频信号，则相位比较器输出端将输出一个与信号具有相同变化频率的包络信号，经低通FM 调制/ 解调电路的设计第 页7滤波器滤去载波后，即剩下调频信号解调后的信号了。一般使用PCI，这时仅由R1和C1确定 VCO的中心频率f 0，而不用R2来收缩频率范围（其为无穷大）。同样，由图9查图求R1 与C1 。无调频信号输入
12、时，VCO工作在f 0上。解调电路如图8所示。图 8 CD4046 构成的频率解调电路图 9 CD4046 在不同外部元件参数下的特性曲线综上所述设计 FM 调制/解调电路如图 10 所示FM 调制/ 解调电路的设计第 页8图 10 实验电路图四、电路性能指标的测试(1)调频部分的测试 锁相环自振频率 f0的测量将 IN1、IN2 分别对地短路，调节微调电位器 PR1 至适中位置，测量 D 端(即 IC3的 VCOin脚，也就是 CD4046 的 9 脚)直流电压(约为 5.3V，近似电源电压的 1/2)，用示波器观察锁相环输出 OUT1 端的波形。记录波形特性、频率、幅度,填入下表。波形特性
13、 频率（KHz） 幅度（Vp-p）OUT1 端锁相环自振波形 46.5 13.6V观察相位比较器（鉴相器）B 端(IC3 的 2 脚)的波形，将测量结果填入下表。波形特性 频率（KHz） 幅度（Vp-p）B 端相位比较器的输出波形 46.5 134VFM 调制/ 解调电路的设计第 页9观察鉴相器输出 C 端的预积分波形，将测量结果填入下表。波形特性 频率（KHz） 幅度（Vp-p）C 端鉴相器输出预积分波形 46.5 250mV观察压控振荡器输入 VCOin端(即加法器 IC2 的输出 D 端)的波形，将测量结果填入下表。波形特性 频率（KHz） 幅度（Vp-p）D 端鉴相器输出积分波形 46
14、.5 612mV 锁定的判断将信号发生器输出的方波信号(幅度为 3.5VP-P，频率为自振频率 f0)加到载波输入 IN1 端，用双踪示波器同时观测锁相环 OUT1 端和 A 端的波形（即锁相环的 4 脚和14 脚）。如波形稳定表示频率被锁定。改变信号发生器的输出信号频率，可发现在较大范围内锁相环均能锁定。图 11 OUT1 端波形 图 12 A 端波形 测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)调节载波信号频率（输入 IN1），由自振频率 f0开始逐渐缓慢降低，直至（VCO out端）波形抖动(即：失锁)，记录此时的载波输入信号频率 f1（下限失锁频点）。测得结果 fl=10.92KHz
15、调节载波信号频率，由自振频率 f0开始逐渐缓慢增加，直至（VCO out端）波形抖动(即：失锁)，记录此时的载波输入信号频率 f2（上限失锁频点）。测得结果 f2=82.580KHz所以求得同步带宽（锁定范围） = f2-fl=71.66KHzL调节载波信号频率，由 f1开始逐渐缓慢增加，直至（VCO out端）波形不抖动(即：FM 调制/ 解调电路的设计第 页10锁定)，记录此时的载波输入信号频率 f3（下限锁定频点）。测得结果 f3=25.320KHz调节载波信号频率，由 f2开始逐渐缓慢降低，直至（VCO out端）波形不抖动(即：锁定)，记录此时的载波输入信号频率 f4（上限锁定频点）。测得结果 f4=56.980KHz所以求得捕捉带宽（捕捉范围） = f4- f3=41.760KHzV(2)解调部分的测试 锁相环自振频率的测量(由 IC4 组成)调节微调电位器 PR2 至适中位置，测量 G 端(即 IC4 的 VCOin脚，也就是CD4046 的 9 脚)直流电压，用示波器观察锁相环输出 E 端的波形。记录波形特性、频率、幅度,填入下表。波形特性 频率（KHz） 幅度（Vp-p）
