华中科技大学 硕士学位论文 高κ栅介质Ge MOS器件迁移率模型及制备工艺研究 姓名：肖霞 申请学位级别：硕士 专业：半导体芯片系统设计与工艺 指导教师：徐静平 20080531 华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 I 摘 要 随着器件尺寸的不断缩小和电路集成度的不断提高， 高 k /多晶硅栅结构中的费米 钉扎使得多晶硅不再是理想的栅电极 有研究称高 k /金属栅结构不仅可以获得低栅薄 层电阻、无耗尽的栅、还可以使由高 k 层产生的光学声子与沟道载流子之间的耦合减 小，对沟道载流子迁移率的提高有显著效果，这使得金属栅逐渐呈现出取代多晶硅栅 的趋势目前，高 k /金属栅结构已经成为世界上一些知名半导体公司的研究焦点在 对栅电极研究的同时，高 k 栅介质制备工艺以及 MOS 电容的电特性研究仍然是当前 的热点 本文研究了高 k 栅介质金属栅 Ge MOS 迁移率模型在器件物理的基础上，考虑 了 MOSFET 中用金属栅代替多晶硅栅后光学声子迁移率的变化情况模型分析了非 理想金属栅电极中各种因素对器件光学声子迁移率和有效总迁移率的影响，并对具有 高 k /金属栅结构器件中的光学声子迁移率和总有效迁移率进行了模拟分析， 将其分别 与具有高 k /多晶硅栅结构器件中的对应量进行比较， 发现金属栅的使用将会使沟道载 流子迁移率得到很大程度的提高。
利用该模型，对金属栅的屏蔽作用在理论上进行了 分析和讨论，从理论上说明了金属栅对介质层激发的声子确实具有屏蔽作用，能有效 提高器件迁移率 本文研究了用绝缘的氮氧化物对 Ge 进行钝化制备 MOS 电容的工艺， 并对样品进 行了测试首先通过对不同条件下制得的 Ge MOS 电容样品的电特性进行分析，确定 出了最合适的退火环境和退火温度；其次根据有界面层（TaON 和 AlON）和无界面 层 Ge MOS 电容样品电特性的差异， 研究了这两种不同界面层对 Ge MOS 电容性能的 改善情况，通过比较发现有界面钝化层的样品表现出较好的界面特性这是因为有钝 化层的样品可以有效地抑制低 k GeOx的生成，而表现出高的可靠性和好的界面质量 最后比较具有不同界面层的样品电特性发现，TaON 比 AlON 有更好的钝化作用 关键词：MOSFET 高 k 栅介质 金属栅 迁移率 光学声子散射 界面特性 华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 II Abstract With the aggressive scaling of devices and the continuous improvement of integrated circuits, the polysilicon is no longer a perfect gate electrode because of the Fermi pinning in high k / polysilicon structure. According to some research, there are many virtues of the high k / metal gate structure, e.g. the low thin gate resistance, no gate depletion, and so on. Further more, the coupling between channel carrier and optical phonons is also reduced and the mobility is increased while metal is used as the gate electrode. At present, the high k / metal gate has already become the research focus. At the same time, the preparation and electrical characteristics research of Ge MOS capacitor with the high k gate dielectric are still hot. The mobility of Ge MOSFET with high k gate dielectric and metal gate is studied in this paper. A physical model on the device is proposed and the effects of metal gate electrode on improvement of mobility are investigated. Firstly, the influence of some factors on the optical phonon mobility is analyzed of a MOSFET with non-ideal metal gate electrode. Secondly, the difference between high k / metal gate and high k / polysilicon gate on the optical phonon mobility and the total effective mobility are compared. By this model, the screening effect of metal gate is analyzed and discussed in theory, and the result is metal gate can screen the optical phonon from high k dielectric indeed and enhance the total effective mobility. In this paper, Ge MOS capacitors with high k gate dielectric passivated by the oxynitrides of AlON or TaON are fabricated and tested. At first, the appropriate annealing atmosphere and temperature are chose through the comparison between the electrical properties of Ge MOS capacitor. Then, the electrical properties and reliabilities of HfTa-based oxide and oxynitride with AlON and TaON or without interlayer on Ge substrate are investigated. The experimental results exhibit that the MOS capacitors with interlayer show better characteristics. These should be attributed to ultrathin AlON and TaON interlayer, which effectively suppresses formation of unstable low k GeOx and gives a superior interface between high k and germanium substrate. At last, according to the comparison among the Ge MOS samples with interface, the one with TaON interface has better characteristics. Keywords: MOSFET High k Gate Dielectric Metal Gate Electrode Mobility Optical Phonon Scattering Interface Characteristics 独创性声明独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作 及取得的研究成果。
尽我所知，除文中已经标明引用的内容外，本论文不 包含任何其他个人或集体已经发表或撰写过的研究成果 对本文的研究做 出贡献的个人和集体，均已在文中以明确方式标明本人完全意识到，本 声明的法律结果由本人承担 学位论文作者签名： 日期： 年 月 日 学位论文版权使用授权书学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即： 学校有权保留并向国家有关部门或机构送交论文的复印件和电子版， 允许 论文被查阅和借阅 本人授权华中科技大学可以将本学位论文的全部或部 分内容编入有关数据库进行检索， 可以采用影印、 缩印或扫描等复制手段 保存和汇编本学位论文 保密□ ，在_____年解密后适用本授权书 不保密□ （请在以上方框内打“√”） 学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 日 本论文属于 华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 1 1 绪 论 1.1 高 k 栅介质材料研究进展和研究意义 为了得到低功耗、高性能的 CMOS 晶体管，在过去一二十年的时间里，硅工业中 一直在努力将 MOSFET 进行等比例缩小。
近年来，物理厚度为 1.2 nm 的 SiO2层已经 被应用到 90 nm 的逻辑工艺结中这种器件尺寸的等比例缩小确实在很长时间内很大 程度上满足了人们设计的需求，也被人们不断的进行了探索和研究；但是也不能对器 件尺寸进行无限制的缩小，因为随着器件尺寸的越来越小，小尺寸器件的问题将日益 凸显[1] 1.1.1 采用高 k 栅电极的必要性 从技术上来说，细线条的光刻受到光波长的限制，而电子束曝光只适宜于制作掩 膜之用而不能用于生产从理论上来说，当 MOSFET 的沟道长度(栅极线宽)小于电子 的平均自由程以后，电子的弹道发射将取代以散射为基础的输运过程当沟道长度小 于德布罗意波长时，电子的波动性质将变得十分显著，此时，经典的 MOS 器件的工 作原理将不再适用此外，当 MOSFET 的栅极电介质层减薄之后，热电子效应也将 变得很显著 MOSFET 的栅极线宽 L 已成为电路集成度和光刻工艺水平最为重要的标志同 时，栅极电介质层的厚度也随着栅极线宽的不断缩小而变得越来越薄也就是说，集 成电路集成度的提高是以其基本单元 MOSFET 的特征尺寸栅极线宽 L 和栅极电介质 厚度不断等比缩小为基础的。
当栅极线宽小于 0.1 m 之后， 栅极电介质厚度逐渐开始 接近原子间距此时，由于量子隧穿效应的影响，栅极漏电开始成为一个不容忽视的 问题而对于厚度小于 2 nm 的 SiO2还存在着严重的针孔问题和从多晶硅栅穿越 SiO2 到沟道的硼扩散问题，并且栅极漏电流的陡增还会造成 MOS 管“关”态功耗增加因 此对器件的集成度、 可靠性和寿命都有很大的影响 即便是采用 SiO2/SiNx、 Al2O3/SiO2、 SiO2/SiNx/SiO2叠层等结构加以改进，其栅极等效氧化层厚度也很难再减小到 1.5 nm 华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 2 以下而这种叠层结构还在很大程度上。