《课题八 组合电路的分析和设计及全加器(2学时).》由会员分享，可在线阅读，更多相关《课题八 组合电路的分析和设计及全加器(2学时).（38页珍藏版）》请在金锄头文库上搜索。
1、参阅教材章节：参阅教材章节：4.1 4.1 组合逻辑电路的一般分析方法组合逻辑电路的一般分析方法 4.2 4.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 4.3.1 4.3.1 全加器全加器 一、组合电路的一般分析方法一、组合电路的一般分析方法 二、组合电路的设计方法二、组合电路的设计方法 三、全加器三、全加器 1. 1. 一位全加器设计一位全加器设计 2. 2.多位全加器设计多位全加器设计 3. 3.集成全加器及应用集成全加器及应用 对你的期望：对你的期望： n熟练掌握组合电路的分析和设计方法。 n掌握集成全加器的应用 组合电路特点 功能上： 结构上： 输出仅与该时刻的输入有关。 由门
2、电路组成。 数字逻辑电路 组合逻辑电路 时序逻辑电路 逻辑关系：Fi = fi (X1，X2，Xn) i = (1、2、m) 1.任务： 2.目的： 3.方法： 一一 组合电路的分析方法组合电路的分析方法 确定已知逻辑图的逻辑功能。 写表达式； 化简变换； 列真值表； 功能描述。 了解电路功能 改进电路设计 逻辑电路功能描述 可用表达式、卡诺 图、真值表等多种 方法，这里特指用 概括的文字进行功 能描述。 Y1 . A B & & & Y Y3 Y2 . . 例例 1 1：分析下图的逻辑功能：分析下图的逻辑功能 1. 1. 写出逻辑表达式写出逻辑表达式 Y = Y2 Y3. = A AB B
3、AB A B . .A B. A . . A BB 2. 2. 应用逻辑代数化简应用逻辑代数化简 Y = A AB B ABY = A AB B AB . . . . . . = A AB +B AB = A AB +B AB . . . . = AB +AB= AB +AB 反演律 = A (A+B) +B (A+B) = A (A+B) +B (A+B) . . . . 反演律 = A AB +B AB = A AB +B AB . . . . 3. 3. 列逻辑状态表列逻辑状态表 ABY 0 0 1 1 0 0 1 1 1 0 01 4. 4. 分析逻辑功能分析逻辑功能 输入输入相同相同
4、输出为输出为“ “0”0”，输入，输入相异相异输出为输出为“ “1”1”， 称为称为“ “异或异或” ”逻辑关系。这种电路称逻辑关系。这种电路称“ “异或异或” ”门。门。 Y= AB +ABY= AB +AB =A B 逻辑式逻辑式 =1 =1 A A B BY Y 逻辑符号逻辑符号 例2：分析 图示逻辑 功能 M 1.1.写表达式写表达式 C N P Q R 例： M C N P Q R 2.2.化简变换化简变换 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 4.4.功能描述功能描述： 三变量
5、判奇电路 电路改进： =1 A B F =1 C Fm(1,2,4,7) 3.3.真值表真值表 1.任务： 根据功能要求，设计逻辑电路。 2.方法: (1)列真值表 (2)写表达式 (3)化简变换 (4)画逻辑图 3.举例： 三变量表决器 血型“输送 接受” 数字密码锁 操作码形成器 列真值表时要进行逻辑变量假设 二二 组合电路的设计方法组合电路的设计方法 例1：设计三人表决电路（A、B、C）。每人一个按 键，如果同意则按下，不同意则不按。结果用指示 灯表示，多数同意时指示灯亮，否则不亮。 1.逻辑假设。三个按键A、B、C按下时为“1”，不按 时为“0”。输出量为 F，多数赞成时是“1”，否则
6、 是“0”。 2.根据题意列出逻辑状态表（真值表） 逻辑状态表 Fm(3,5,6,7) A BC00 011110 0 1 AB AC BC 3.画出卡诺图： Fm(3,5,6,7) 4.根据逻辑表达式画出逻辑图。 & 1& & A B C F & & & & A B C F 若用与非门实现若用与非门实现 例例2 2：血型：血型“ “输送输送-接收接收” ”电路电路 A型： B型： AB型： O型： 00 01 10 11 输入变量：A3A2 表示输血者的血型 A1A0 表示受血者的血型 输出变量：F 表示配对结果，1表示配对成功 0表示失败 真值表 A3 A2 A1 A0 F 0 0 0 0
7、 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 A型： B型： AB型： O型： 00 01 10 11 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1 A3A2 表示输血者的血型 A1A0 表示受血者的血型 例3. 数字密码锁的设计（用四输入端和二输入端与非门设计） 数字锁 A B C D 输入密码 E 使能 控制 KZ 开锁报警 密码锁模型 要求：设输入密码ABCD1111时 使能E
8、1时： 密码正确，开锁 K1 。 密码错误，报警 Z1 。 EA B C DKZ 000 10 0 0 001 1 01 11 1 0 101 11 1 1 00 1 11 1 1 110 简化真值表 使能E0时：不开锁，不报警 。 例4. 操作码形成器的设计:”*”、”+”和”-” 产生操作码分别为01、10、11，无操作时产 生00，不能同时按下两键 A B C FA B C F1 1 F F 2 2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A 表示“*” B 表示“+” C 表示“-” 0 0 1 1 1 0 0 1 三三 加法器加
9、法器 加法器加法器: : 实现二进制加法运算的电路实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1+1 0 1 0 1 010 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 3.1 3.1 半加器半加器 半加：实现两个一位二进制数相加，不考虑半加：实现两个一位二进制数相加，不考虑 来自低位的进位。来自低位的进位。 A A B B 两个输入两个输入 表示两个同位相加的数表示两个同位相加的数 两个输出两个输出 S S C C 表示半加和表示半加和 表示向高位的进位表示向高位的进位 半加器逻辑状态表半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1
10、 0 1 0 1 1 0 1 逻辑表达式逻辑表达式 逻辑图逻辑图 & =1=1 . . A B S C COCO A A B B S S C C 逻辑符号逻辑符号 S=A B 3.2 3.2 全加器全加器 输入 A A i i 表示两个同位相加的数表示两个同位相加的数 B B i i C Ci i-1 表示低位来的进位 输出输出 表示本位和表示本位和 表示向高位的进位表示向高位的进位 C C i i S S i i 全加：实现三个一位二进制数相加，且考虑来全加：实现三个一位二进制数相加，且考虑来 自低位的进位。自低位的进位。 A A i i B B i i C Ci-1 i-1 S Si i
11、C C i i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1. 1. 列逻辑状态表列逻辑状态表 2. 2. 写出逻辑式写出逻辑式 3. 3. 化简化简 逻辑图 Ai Bi Ci-1 Si Ci 逻辑符号 Ai Bi Si & =1 =1 Ci-1 & 1 Ci 3.33.3 多位加法器多位加法器 a1 b1 c0 c1 s1 a0 b0 c-1 c0 s0 a2 b2 c1 c2 s2 a3 b3 c2 c3 s3 1.串行进位加法器 优点:电路简单 缺点:速度
12、低 C0 = A0B0 + (A0 B0)C-1 = G0 + P0C-1 C1 = G1+ P1C0 = G1+ P1G0 +P1P0C-1 C2 = G2 + P2C1= G2 + P2 G1+P2 P1G0 +P2P1P0C-1 C3 = G3 + P3C2 = G3 + P3 G2 + P3P2 G1+P3P2 P1G0 +P3P2P1P0C-1 2.超前进位加法器 速度高 可见， Ci仅与Gi、Pi有关，即只与被加数、加数有关， 可并行产生。 超前进位产生器 Ci = (Ai Bi)Ci-1 + AiBi =Gi + PiCi-1 Pi Gi 进位传输项 进位产生项 超前进位产生器7
13、4182 G0G3：进位产生输入 P0P3：进位传递输入 G：进位产生输出 G= G3 + P3 G2+ P3P2 G1+ P3P2 P1G0 P：进位传递产生输出 P=P3P2 P1 P0 C-1：进位输入 C0C2：进位输出 C0 = G0 + P0 C-1 C1 = G1 + P1 G0+ P1P0 C-1 C2 = G2 + P2 G1+ P2P1 G0+ P2P1 P0C-1 Ai Bi Si & =1 =1 Ci-1 Gi Pi Pi 和 Gi 产生电路 符号： Cn1 pn （4片）（1片） 74LS283 3.4 3.4 集成全加器及应用集成全加器及应用 集成 双全加器T694 , 74LS183 4位全加器T692 4位超前全加器T693, 74LS283, CD4008 超前进位产生器T698, 74LS182 4位算术逻辑单元/函数发生器T697, 74LS181 （16功能） 8功能ALU 74LS381 全加器应用全加器应用 例例1 1： 8421BCD8421BCD码码 转换成余转换成余3 3码码 分析： 8421BCD0011 余3码 P口 BCD码，Q口 0011，Ci0 输出口 （和） 余3码 8 注意高低 位顺序 3A2A1A0 Co74LS283 B3B2B1B0A MC3 B3B2B 1 B0 B3B2B1
