《计算机组成原理与系统结构 第7章.》由会员分享，可在线阅读，更多相关《计算机组成原理与系统结构 第7章.（130页珍藏版）》请在金锄头文库上搜索。
1、 第七章 控制器 控制器的组成及指令的执行 7.1 硬布线控制器 7.2 微程序控制器 7.3 本章小结 71控制器的组成及指令的执行 基本的计算机组成和功能 控制器的组成 时序系统 控制方式和时序的产生 系统结构和数据通路的设计 简单计算机系统主机各部件的实现方案 指令的执行过程 一 二 三 四 五 六 七 一、基本的计算机组成和功能 711基本的计算机组成和指令系统的设计 v 设计CPU的第一步就是确定它的用途。我们的目标是 设计一个简单的CPU,该CPU的指令集就包含了: v 加法指令是ADD R，#data其源操作数采用立即数寻 址，目的操作数采用寄存器寻址； v JMP指令是JMP
2、addr 采用直接寻址，addr就是下一 条指令的地址。 v 将系统的机器字长设计为8位，地址总线和数据总线 设计成8位，存储器的存储单元宽度也设计成8位。 一、基本的计算机组成和功能 v 假设指令的长度可以是单字节或双字节，将操作 码设计为4位，位于指令第一个字节的高4位，指 令第一个字节的低4位，分别指示了源寄存器和目 的寄存器，如果地址码字段是操作数的存储器地 址或立即数等，则位于指令的第二字节 （a）单字节指令格式 (b)双字节指令格式 机器指令格式 一、基本的计算机组成和功能 v 然后我们为这个CPU设计状态图 ，CPU对每条指令执行的操作都 可分为如下的两个过程，译码 并不对应任何
3、状态，它只是取 指令结束后到各条指令的执行 周期之间的一个多路选择。 v 取指令周期：包括从存储器中 取出一条指令，并对该指令的 操作码译码； v 执行周期：执行该指令。 一、基本的计算机组成和功能 712 控制器的组成 v 控制器的功能是：从存储器中取指令、对指令译码 、产生控制信号并控制计算机系统各部件有序地执 行，从而实现这条指令的功能。 程序计数器（PC） 当指令顺序执行时，由PC+1产生下一条指令 的地址 当遇到转移指令时，转移地址PC作为下一 条指令的地址。 指令寄存器（IR） 指令译码器 二、控制器的组成 712 控制器的组成 操作控制信号形成部件 采用硬布线设计的操作控制信号形
4、成部件 采用微程序设计的操作控制信号形成部件 时序信号产生器 时序信号产生器负责提供时钟信号和机器周 期信号，以规定每个操作的时间。 时序信号产生器包括启停线路，负责控制时 钟脉冲的送出与封锁，从而实现计算机的启 动与停止。 地址寄存器（AR）、数据寄存器（DR） 二、控制器的组成 三、时序系统 三级时序系统 三、时序系统 v 一个机器周期需要多少个节拍最合适，取决于该周 期时间内需要顺序完成的基本操作步数，可采用下 述方法来确定。 统一节拍法，以最复杂的机器周期为基准来确定 节拍数，每一节拍时间的长短也以最繁琐的微操 作为基准，使所有的机器周期长度相等，且每一 机器周期内含有相同数目的节拍，
5、称定长机器周 期。 指令周期、机器周期、时钟周期 三、时序系统 分散节拍法，根据机器周期实际的需要安排节拍 数，需要多少个节拍就提供多少个节拍，称不定 长机器周期。 延长节拍法，大多数机器周期采用相同的基本节 拍数，若某个机器周期内按规定的基本节拍数无 法完成该周期的全部微操作，则可延长节拍。 v 时钟周期插入，某些微型机的时序信号中不设置节 拍，直接使用时钟周期信号。一个机器周期中含有 若干个时钟周期，时钟周期的数目取决于机器周期 内要完成的微操作个数。一个机器周期的基本时钟 周期数确定后，还可以不断插入等待时钟周期。 三、时序系统 延长机器周期的时序图 四、控制方式和时序的产生 1. 控制
6、方式 同步控制方式 又称为固定时序控制方式或无应答控制方式。任 何指令的执行或指令中每个微操作的执行都受事 先安排好的时序信号的控制，每个时序信号的结 束就意味着一个微操作或一条指令已经完成，随 即开始执行后续的微操作或自动转向下一条指令 的执行。 在同步控制方式中，以微操作序列最长的指令为 标准，确定控制微操作运行的时钟周期数（节拍 数）。控制器产生统一的、顺序固定的、周而复 始的节拍电位（机器周期信号）和节拍脉冲（时 钟周期信号。 优点：电路简单，缺点：运行速度慢。 四、控制方式和时序的产生 异步控制方式 异步控制方式又称可变时序控制方式或应答控制 方式。每条指令需要多少节拍，就产生多少节
7、拍 ；当指令执行完毕，发出回答信号；控制器收到 回答信号时，才开始下条指令的执行。 优点：每条指令都可按其实际需要的时间分配节 拍，使得指令的运行效率高； 缺点：控制器的电路比较复杂。 异步控制方式在计算机中得到广泛的应用。例如 CPU对内存的读写；I/O设备与内存的数据交换等 都采用异步控制方式，以保证高速度的执行。 四、控制方式和时序的产生 联合控制方式 把同步控制方式和异步控制方式结合使用的一 种方式。大部分指令安排在统一的机器周期内 完成，即同步控制；而将较少数特殊指令，或 微操作序列过长或过短，或微操作时间难以确 定的，采用异步控制来完成。 现代计算机系统大多采用联合控制方式，其一
8、般设计思想是，在功能部件内部采用同步控制 方式，而在功能部件之间采用异步控制方式。 优点：能保证一定的运行速度 缺点：控制电路设计相对比较复杂。 四、控制方式和时序的产生 2. 时序脉冲发生器和启停控制 时序脉冲发生器就是根据时钟产生一定频率的 节拍脉冲信号作为整个机器工作的时序信号； 启停控制电路是保证在适当的时刻准确可靠地 开启或封锁计算机工作时钟，以控制微操作命 令序列的产生或停止，从而启动或停止计算机 的运行。 通常用访问一次主存取指或取数据的时间来作 为机器周期的基本时间。若个别操作不能完成 的可采用增加机器周期或者采用应答方式来解 决。 控制器的时钟输入实际上是节拍脉冲序列，其 频
9、率即为机器的主频。 五、系统结构和数据通路的设计 v 一般地，对于数据通路的设计，可以有两种不同的 方案： v 第一种是在所有需要传送数据的部件之间创建一条 直接通路，这种方案对于很小的计算机系统来说是 可行的，但是如果所要设计的CPU的复杂度增加的话 ，用这种方案来设计数据通路将变得越来越不现实 。 v 第二种方案是在CPU内部创建一条总线，并且在各个 部件之间使用总线来传递数据。 选择第二种方案，勾画出简单计算机系统的结构 得到访存的数据通路如下： v存储器读操作 ： 送地址到CPU 片内总线，并 打入地址寄存 器AR；控制器 发送存储器读 信号，启动存 储器读操作， 并将读出的数 据从数
10、据总线 上接收至数据 寄存器DR。 得到访存的数据通路如下： v存储器写操作 ： 送地址到CPU 片内总线，并 打入地址寄存 器AR； 送数据到DR， DR将数据送到 数据总线，控 制器发送存储 器写信号，启 动存储器写操 作。 v 细化图中的运算部件，发现还需要不止一个寄存器 以便暂时保存数据，这些寄存器称为通用寄存器， 通常CPU会把它们中的一个命名为累加器（AC）， 它与其他的寄存器有些许的不同，但是对这个系统 来说，并不一定要有个专门的AC，结合第四章所学 的定点运算器内部单总线结构和通路，画出系统运 算部件的内部结构图，如图所示。 运算部件内部结构图 五、系统结构和数据通路的设计 简
11、化后的简单计算机系统的结构图 BIU简化为：与外部地址总线连接的是AR，与外部数据总 线连接的是CPU内部总线；因此，省略了DR。于是把片外 的数据总线和CPU片内总线合并成一条总线，称之为数据 总线DB 五、系统结构和数据通路的设计 简化结构图上访存的数据通路： v 存储器读操作： 送地址到CPU片 内总线，并打 入地址寄存器 AR； 控制器发送存 储器读信号M- R# =0，启动存 储器读操作， 并将读出的数 据从数据总线 上接收至目的 寄存器。 v 例如取指令操作 简化结构图上访存的数据通路： v 存储器写操作： 送地址到CPU片 内总线，并打 入地址寄存器 AR； 将数据送到数 据总线
12、，控制 器发送存储器 写信号M-W# =0 ，启动存储器 写操作。 ALU的数据通路： v 运算器的运算操作： 送第一个数据到总线 ，并打入ALU暂存器 DA1（或DA2）； 送第二个数据到总线 ，且打入ALU暂存器 DA2（或DA1）； 发送运算器功能选择 信号，控制ALU进行 某种运算，并将结果 通过数据总线DB送目 的部件（例如某通用 寄存器）。 六、简单计算机系统主机各部件的实现 方案 v 1.运算器 8位的算术逻辑运算器，2个暂存器为DA1和DA2， 控制信号用B-DA1和B-DA2,在输出端用一个三态 门控制数据是否送上总线，控制信号是ALU-B#， S0S3、M、Ci是该ALU的
13、运算选择信号。 R0-B#R3-B#分别是读R0R3的控制信号，B-R0B -R3分别是写R0R3的控制信号。 六、简单计算机系统主机各部件的实现 方案 v 2.控制器 程序计数器PC,PC-B#是将PC值送上数据总线的控 制信号，PC+1是PC的自增1控制信号。B-PC#信号 控制将数据总线的值送入PC。当把数据总线上的 值送入PC的时候，需要控制信号B-PC#=0且PC+1有 效，因为打入脉冲可以由PC+1提供。 地址寄存器AR的输入控制信号是B-AR，地址寄存 器IR的输入控制信号是B-IR。 v 3.存储器 v 用一片SRAM芯片就可以满足存储需要 v SRAM芯片存储单元是字节。 v
14、 用两个信号M-R#和M-W#来控制读和写这个存储器。 六、简单计算机系统主机各部件的实现 方案 七、指令的执行过程 v 把指令具体化，对于加法指令（ADD R，#data）具体 化为ADD R0, 06H v 对于无条件跳转指令（JMP addr）具体化为JMP 04H v 根据所设计的指令格式，它们都应该是双字节的指令 v 假如加法指令的操作码是0101，则加法指令ADD R0, 06H对应的机器码是50H和06H； v 假如无条件跳转指令的操作码是1000，则无条件跳转 指令JMP 04H对应的机器码是80H和04H； （a）单字节指令格式 (b)双字节指令格式 机器指令格式 七、指令的
15、执行过程 v 假设它们已经在存储器中了，且位于地址04H07H 的单元内，下表给出了这两条指令的内容和在存储 器中的位置。 存放在存储器中的二条指令内容 指令地址指令机器码助记符 0000 01000101 0000ADD R0, 06H 0000 01010000 0110立即数 0000 01101000 0000JMP 04H 0000 01110000 0100转移地址 1、取指令 控制器先将第一条指令的地址置入PC PC将当前指令的地址送到地址寄存器AR，同时程 序计数器PC的内容递增以指向下一条指令的地址 ； AR的输出通过地址总线送到存储器的地址端，指 明指令所在的地址单元，控制器发出读控制信号 ，控制从存储器中读出这条指令； 该指令通过数据总线送到指令寄存器IR。 指令取到指令寄存器IR后，指令译码器对其译码 ； 指令译码器将译码结果传递给操作控制信号形成 部件，至此，取指令的过程完成。 执行指令 v操作控制信号形成部件根据指令译码信息和时序 周期信号，发出该指令所需的所有部件的有一定 时序关系的控制信号序列，完成指令的执行。执 行指令与指令的内容有很大的关系。 取加法指令 v PC置为04H，并送到AR，AR的地址通过AB送到存储器 的地址端，PC+1，指向05H，以准备取立即数； v 控制器读，将该地址单元的内容50H读出，通
