《【2017年整理】CMOS集成电路制造工艺流程》由会员分享，可在线阅读，更多相关《【2017年整理】CMOS集成电路制造工艺流程（7页珍藏版）》请在金锄头文库上搜索。
1、陕西国防工业职业技术学院课 程 报 告课 程 微电子产品开发与应用 论 文 题 目 CMOS 集成电路制造工艺流程 班 级 电子 3141 姓名及学号 王京（24#） 任 课 教 师 张喜凤 1目录摘要 .2引言 .2关键词 .21. CMOS 器件 .21.1 分类 .22.CMOS 集成技术发展 .23.CMOS 基本的制备工艺过程 .33.1 衬底材料的制备 .34.主要工艺技术 .35.光刻 .36. 刻蚀 .36.1 湿法刻蚀 .36.2 干法刻蚀 .47.CMOS 工艺的应用 .4举例 .42CMOS 集成电路制造工艺流程摘要：本文介绍了 CMOS 集成电路的制造工艺流程，主要制造
2、工艺及各工艺步骤中的核心要素，及 CMOS 器件的应用。引言：集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约 3 年时间，于 1962 年又开发出硅平面MOS 工艺技术，并制成了 MOS 集成电路。与双极集成电路相比，MOS 集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和 MOS 集成工艺便齐头平行发展。关键词：工艺技术，CMOS 制造工艺流程 1. CMOS 器件CMOS 器件，是 NMOS 和 PMOS 晶体管形成的互补结构，电流小，功耗低，早期的 CMOS 电路速度较慢，后来不断得到改进
3、，现已大大提高了速度。1.1 分类CMOS 器件也有不同的结构，如铝栅和硅栅 CMOS、以及 p 阱、n 阱和双阱CMOS。铝栅 CMOS 和硅栅 CMOS 的主要差别，是器件的栅极结构所用材料的不同。P 阱 CMOS，则是在 n 型硅衬底上制造 p 沟管，在 p 阱中制造 n 沟管，其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早，也是应用得最广的工艺，适用于标准 CMOS 电路及 CMOS 与双极 npn 兼容的电路。N 阱 CMOS，是在 p 型硅衬底上制造 n 沟晶体管，在 n 阱中制造 p 沟晶体管，其阱一般采用离子注入方法形成。该工艺可使 NMOS 晶体管的性能最优化，
4、适用于制造以 NMOS3为主的 CMOS 以及 E/DNMOS 和 p 沟 MOS 兼容的 CMOS 电路。双阱 CMOS，是在低阻 n衬底上再外延一层中高阻 n硅层，然后在外延层中制造 n 阱和 p 阱，并分别在 n、p 阱中制造 p 沟和 n 沟晶体管，从而使 PMOS 和 NMOS 晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强 p 沟和 n 沟晶体管的平衡性，适用于高性能电路的制造。2.CMOS 集成技术发展 从 MOS 工艺集成技术发展历史上看，也经历了从简单到复杂的发展过程，如陆续推出了 p 沟硅栅 MOS 工艺、p 沟铝栅 MOS 工艺、n 沟硅栅 MOS
5、工艺、n 沟硅栅 E/DMOS 工艺、高性能短沟 MOS（HMOS）工艺等，它们都各具优劣势，在不同时期、不同领域得到了应用。随着集成电路的集成度提高，功耗问题日益突出，普通 MOS 工艺已不能满足大规模和超大规模集成系统制造的需要，于是早在 1963 年开发出的硅 CMOS 集成工艺终于有了广泛应用的机会。虽然 CMOS 工艺比 NMOS 工艺复杂，早期的 CMOS 器件性能也较差，但 CMOS 器件的功耗极低，集成度也高，用以制造数字 LSI 和 VLSI 集成电路可很好地解决最迫切的功耗问题，因而在数字 LSI 和 VLSI 集成电路的制造中首先得到广泛应用，并得到快速发展，特别是自 2
6、0 世纪 80 年代以来，更成为 CPU、RAM、ROM 等 VLSI 的主导制造工艺，并替代了 NMOS 工艺。3.CMOS 基本的制备工艺过程CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。3.1 衬底材料的制备任何集成电路的制造都离不开衬底材料单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法。4.主要工艺技术热氧化； 扩散,掺杂（热扩散掺杂，离子注入掺杂） ； 1 245.光刻 光刻是集成电路制造过程中复杂和关键的工艺之一。光刻的主要工艺步骤包括：光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。6. 刻蚀6.1 湿法刻蚀湿法刻蚀是将刻蚀材料浸泡
7、在腐蚀液内进行腐蚀的技术。它是一种纯化学刻蚀，具有优良的选择性，它刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。6.2 干法刻蚀干法刻蚀是以等离子体进行薄膜刻蚀的技术。这些工艺具有各向异性刻蚀和选择性刻蚀的特点。7.CMOS 工艺的应用随着整机系统继续向高速度、低功耗、低电压和多媒体、网络化、移动化的发展，对集成电路的要求越来越高，不断推动着集成电路工艺技术的迅速发展，目前先进的硅 CMOS 集成工艺已进入 90 纳米和 65 纳米领域。随着亚微米、深亚微米、纳米 CMOS 工艺技术的发展，为数字电路提供了更快、更大密度的电路集成，也为模拟电路提供了更高性能的模拟开关和模拟电路应用
8、的多晶硅氧化物多晶硅电容，加上 CMOS 工艺简单、功耗低、集成度高、芯片尺寸小、成本低等特点，CMOS 工艺不仅是数字电路的主导工艺技术，而且已不断在模拟和混合信号电路集成中得到应用，如含有模拟和数字电路的微控制器从 20 世纪90 年代中期以来已全部采用 CMOS 工艺制造，自 2003 年以来 CMOS 工艺也成为一些通用低功耗 A/D 转换器的主流制造工艺。无线通讯系统由高频和中频模拟电路及数字信号处理电路构成。过去，一般高频模拟电路部分采用 GaAs 或硅双极工艺技术制造，中频模拟电路部分采用硅 BiCMOS 工艺技术制造，其它（如 DSP）采用硅 CMOS 工艺技术制造。但是，由于
9、现代通讯系统涉及到声音、数据、图像等多媒体信息，如果继续采用这种制造模式来实现高频、低功耗、低噪声、低失真、小型化、低价格等性能特点的通讯系统电路，已远远不能满足应用需要。因此，推动了工艺集成技术的继5续发展和竞争。随着 CMOS 工艺技术的快速进步，在新的技术竞争中，硅 CMOS集成工艺已成为最具综合技术优势的竞争对手之一。举例. N 阱硅栅 CMOS 集成电路制造工艺的主要流程（1）生长一层 SiO2。（2）在 SiO2 上涂光刻胶，光刻 N 阱掺杂窗口（一次光刻）。（3）用 HF 刻蚀窗口处的 SiO2，去胶。（4）在窗口处注入 N 型杂质。（5）形成 N 阱，去除硅片上的 SiO2。（
10、6）生长一层 SiO2，再生长一层 Si3N4。光刻场区（二次光刻），刻蚀场区的 Si3N4，去胶。由于 Si3N4 和 Si 之间的应力较大，而 SiO2 与 Si 和 Si3N4 之间的应力较小，所以用 SiO2 作为过渡层。（7）生长场区 SiO2（场氧）。CMOS 工艺之所以不象 NMOS 工艺那样直接生长场氧，一是因为 CMOS 工艺比 NMOS 工艺出现得晚，更先进；二是因为生长场氧时间很长，会消耗很多硅，这样会使有源区边缘产生很高的台阶，给以后台阶覆盖带来困难，台阶太高会产生覆盖死角。（8）去除 Si3N4 和有源区处的 SiO2。（9）重新生长一层薄薄的 SiO2（栅氧）。（10）生长一层多晶硅。（11）光刻多晶硅栅极（三次光刻）。（12）刻蚀栅极以外的多晶硅，去
