《5PCB电磁兼容设计》由会员分享，可在线阅读，更多相关《5PCB电磁兼容设计（87页珍藏版）》请在金锄头文库上搜索。
1、电磁兼容技术讲座PCB电磁兼容设计Boris MaPCB电磁兼容设计基本内容信号的频谱分析干扰源分析布线设计技术叠层设计技术地线设计技术布局设计技术信号完整性（SI）分析 2 Cn cos (TPCB电磁兼容设计1V(t)信号的频谱分析 = d + tr0.5 trd trtV (t ) Tn1T2 nT t n )Cn 2 nn n tr sin( T ) sin( T )T n n trT Tn ( tr )3PCB电磁兼容设计谐波幅度A1信号的频谱分析A1 = 2 / T-20dB/decA2-40dB/decA3A2 = 0.64 / T fA3 = 0.2 / T tr f21/ 1
2、/tr 频率（对数）上升（或下降）时间越短，信号所含高频分量越丰富。4逻辑族 CMOS HCMOS TTL LSTTL STTL开关时间 50nS 9nS 10nS 5nS 3nSPCB电磁兼容设计常见逻辑器件的上升时间举例：如tr=10nS，则频谱带宽为BW=1/tr=32MHz逻辑器件是一种骚扰发射较强的、最常见的宽带骚扰源，器件的翻转时间越短，对应的逻辑脉冲所占的频谱越宽。5PCB电磁兼容设计I噪声干扰12寄生电容346频率Hzd = 0.65cm10cm 1md = 0.27cm10cm 1md = 0.06cm10cm 1md= 0.04cm10cm 1m10Hz 51.4 517
3、327 3.28m 5.29m 52.9m 13.3m 133m1k 429 7.14m632 8.91m 5.34m 53.9m 14m 144m100k 42.6m 712m 54m 828m 71.6m 1.0 90.3m 1.071M 426m 7.12 540m 8.28 714m 10 783m 10.65M 2.13 35.5 2.7 41.3 3.57 50 3.86 5310M 4.26 71.2 5.4 82.8 7.14 100 7.7 10650M 21.3 356 27 414 35.7 500 38.5 530100M 42.6 54 71.4 77150M 63.
4、9 81 107 115PCB电磁兼容设计导线的阻抗7PCB电磁兼容设计共模干扰与差模干扰PCB电磁兼容设计共模干扰E=Kf L IE-幅射电场强度(远场 )f-电流频率L线的长度I 共模电流大小PCB电磁兼容设计差模干扰E = K f2 A IE-幅射电场强度(远场 )f-电流频率A-回路面积I-回路中电流大小PCB电磁兼容设计电路的差模抗扰性 =Kf A HZGVH ZL 电路上的干扰电压f 干扰电磁场频率A-回路面积H 干扰磁场111 ( )PCB电磁兼容设计串扰当一根信号线上有高频电流流过时，在PCB板上与之相邻的信号线上就会感应出干扰电压。Dtrace1H Htrace2串扰 K (
5、t r , L)D2H12PCB电磁兼容设计一个重要的设计原则布局、布线时应使所有信号回路面积（特别是高频信号和敏感信号回路面积）尽可能小。PCB电磁兼容设计信号回流信号频率较高时的回流分布PCB电磁兼容设计布线设计原则3W原则对于时钟线、差分线对、复位线及其它高速强辐射或敏感线路，当线宽为W时，其与相邻线径的中心线距应大于3W 。15PCB电磁兼容设计布线设计原则有过孔存在时的3W原则过孔W W3WWWW W3WW地层16PCB电磁兼容设计布线设计原则差分线对的3W原则差分线对W W 2W W W W 2WWW此间距可根据差分线对的阻抗要求进行调整 17PCB电磁兼容设计布线设计原则单面板双
6、面板18PCB电磁兼容设计布线设计原则高速信号线不要在分割区上跨越，不要在无关的参考平面上方穿行。19PCB电磁兼容设计布线设计原则地线应该尽量宽，使其有足够的电流承载能力和最小的电感所有高频信号或敏感信号必须紧靠完整的参考平面布线，以保证其有最小的信号回路和连续的阻抗，从而减小信号的反射和辐射，提高信号的稳定性。20PCB电磁兼容设计布线设计原则在模拟电路和射频电路设计中，以及没有电源地平面的双面板中，常常用保护线来对关键信号进行保护，使其免受其它信号的串扰。一般保护线连接地网络，并在线的两端与地相接。频率很高时，保护线上用多个过孔接地，过孔之间的距离应小于板上最高频率所对应波长（）的1/2
7、0。对于有完整地平面的数字电路，一般不用保护线。21PCB电磁兼容设计布线设计原则高频信号或敏感信号应避免太多的过孔22PCB电磁兼容设计布线设计原则差分对应平行等距等时延走线，保持对称，使电路对共模干扰有良好的抑制。高速信号的走线不允许出现锐角和直角。1GHz以上的信号应该尽量使用圆弧走线。为了减少高频信号的辐射和干扰，高频信号尽量安排在内层。当走线的长度大于信号频率所对应波长（）的1/20时必须走内层。23PCB电磁兼容设计布线设计原则I/O信号应避开高速和高di/dt信号等干扰源。连接器上应该安排足够的接地管脚。滤波电容隔离变压器/光耦隔离器电源线连接地线连接信号滤波器干净区域时钟电路、
8、高速电路桥24壕沟PCB电磁兼容设计布线设计原则时钟线应避免换层？25PCB电磁兼容设计布线设计原则任意相邻的信号层应尽可能采取垂直正交的布线方向。S1GroundS2S3GroundS426PCB电磁兼容设计扁平电缆的使用最好较好较好但端接困难差27PCB电磁兼容设计共模干扰的抑制高频磁环PCB共模回路PCB28PCB电磁兼容设计叠层设计四层板TopGroundPowerBottomTopPowerGroundBottomPCB电磁兼容设计叠层设计六层板（性能一般）TopGroundS1S2PowerBottomTopS1GroundPowerS2BottomPCB电磁兼容设计叠层设计六层板
9、（性能好）TopGroundS1PowerGroundBottomPCB电磁兼容设计叠层设计八层板性能一般TopGroundS1PowerS2S3GroundBottom性能好TopGroundS1PowerGroundS2GroundBottomPCB电磁兼容设计叠层设计十层板TopGroundS1S2PowerGroundS3S4GroundBottomTopGroundS1PowerS2S3GroundS4GroundBottomPCB电磁兼容设计叠层设计十层板（性能好）TopGroundS1GroundS2PowerGroundS3GroundBottomPCB电磁兼容设计地层设计20
10、H原则10H20H70%100H98%20H 3mmPCB电磁兼容设计20H原则Digital groundDigital power20HMoat20HAnalog groundAnalog powerPCB电磁兼容设计地层设计对于多层板，应保证地平面的完整性，地平面内不应有大的开口。优点：提供较稳定的参考电平提供小的信号回路面积使信号线具有确定的和较均匀的特性阻抗可以控制信号间的串扰PCB电磁兼容设计地层设计地层内一般禁止布设信号线38PCB电磁兼容设计地层设计当PCB中有多个地平面层时，应该在板上用较多分散的过孔将地平面连接在一起，特别在信号集中换层的地方，以便为换层的信号提供较短回路和
11、降低辐射。如在平面的四周用过孔将地平面连接在一起，可以有效的降低PCB对外的辐射。39PCB电磁兼容设计关于地层的分割分割- 适用于数字电路与模拟电路之间没有信号联系布局时将数字电路和模拟电路分开，器件排列尽量紧凑，布线时避免数字电路的信号跨越模拟电路区域，避免模拟电路的信号跨越数字电路区域。两个区域隔离足够的距离。数字地与模拟地分割，然后在插座处单点连接，见左图。这样能最大限度地抑制数字电路对模拟电路的干扰。PCB电磁兼容设计关于地层的分割分割+桥接-适用于数字电路与模拟电路之间联系的信号线较少且集中42PCB电磁兼容设计关于地层的分割A/D或D/A器件的接地AVA VAA/DVD VDBu
12、fferLatchAGND模拟地平面DGND数字地平面PCB电磁兼容设计关于地层的分割分区但不分割-适用于数字电路与模拟电路之间联系的信号线较多且难以集中的情况模拟区数字区PCB电磁兼容设计地层设计具有金属壳体的高频器件下应该敷地平面，该地平面应采用多个过孔与板内的地平面连接。该敷地平面喷锡，不要盖绿油。44PCB电磁兼容设计地线设计与后背板相连的插座上，地线插针应足够多且应纵向安排，接地线与地线插针连线要足够粗，以免形成接地瓶颈。对于高频信号尤其是高频时钟信号，四周应用地线插针包围。45PCB电磁兼容设计PCB的布局设计混合电路布局时应该将数字电路和模拟电路分开，各区内器件排列尽量紧凑，留出
13、足够的隔离空间模拟电路数字电路PCB电磁兼容设计PCB的布局设计数字电路布局时应根据速率高、中、低速、I/O电路分区，以减少高速电路对其它部分的干扰PCB电磁兼容设计PCB的布局设计模拟电路布局时应根据频率高、中、低进行分区，必要时应采取屏蔽隔离措施，以减少电路之间的干扰敏感电路应尽可能远离干扰电路，以减少干扰电路对敏感电路的干扰PCB电磁兼容设计开关电流产生的问题电源线电感VCCE IC产生较强的辐射骚扰。降低VCC，影响芯片的正常工作。PCB电磁兼容设计解决办法设置去耦电容VCCE C ICPCB电磁兼容设计电容的作用隔直通交（信号传输）去耦旁路稳压（平滑）其它（微分、积分、整形等）PCB
14、电磁兼容设计电容的阻抗特性理想电容 实际电容ZCfZC LfoRfPCB电磁兼容设计实际电容的特性自谐振频率： f o12 LC自谐振频率越高越好L：尽可能小C：合理选取PCB电磁兼容设计去耦电容的选取C ItVVCCI：VCC脚流入的最大电流t：IC的开关时间V：VCC允许的压降例：I=20mAE C IC t=10nSV=100mV则：C = 2nFPCB电磁兼容设计去耦电容的布局去耦电容应尽可能靠近VCC脚和地之间放置goodpoorPCB电磁兼容设计信号完整性（SI）分析定义SI问题传输线理论端接匹配技术56信号完整性（SI）分析定义信号完整性(SI-SignalIntegrity)信
15、号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。信号完整性是保证系统稳定工作的基础57信号完整性（SI）分析SI问题反射（reflection ）串扰（cross-talk ）电源/地噪声（ ground bounce）58信号完整性（SI）分析反射信号的反射将引起过冲、振玲、边沿迟缓等效应。59信号完整性（SI）分析引起SI问题的原因IC的开关速度信号的布线设计端接器件60信号完整性（SI）分析传输线理论考虑传输线效应的条件（模拟信号）：信号线长度大于信号波长的二十分之一61信号完整性（SI）分析传输线理论考虑传输线效应的条件（数字信号）：t r 6TDelay or l (cm) 3tr (ns)90%Rise Time 6* (Propa
