《计算机组成原理与汇编语言程序设计第6章教程》由会员分享，可在线阅读，更多相关《计算机组成原理与汇编语言程序设计第6章教程（53页珍藏版）》请在金锄头文库上搜索。
1、第3篇 存储系统与输入/输出系统 硬件组成角度： 了解存储器及各种I/O设备 的组成原理，以及连接整机的方法。 控制I/O传送的角度 ： 3种控制方式，以及 控制方式对接口和I/O程序的影响。 软件组成角度： 3个层次：用户程序对I/O 设备的调用，OS中的驱动程序，I/O设备控制 器中的控制程序。 第6章 存储系统 本章主要内容： 存储器的分类、技术指标 各类存储原理 主存储器的组织 高速缓冲存储器 外部存储器 物理存储系统的组织 虚拟存储系统的组织 第1节 概述 6.1.1 存储器的分类 1.按存储器在系统中的作用分类 （1）内部存储器 主要存放CPU当前使用的程序和 数据。 速度快 容量
2、有限 （内存、主存） （2）外部存储器 存放大量的后备程序和数据。 速度较慢 容量大 （辅存、外存） （3）高速缓冲存储器 存放CPU在当前一小段时间内多次使用 的程序和数据。 速度很快 容量小 2.按存取方式分类 可按地址对任一存储单元进行读写，随机存取： （1）随机存取存储器（RAM） 访问时间与单元地址无关。 （2）只读存储器（ROM） 随机存取存储器的特例，只能读不能写。 （3）顺序存取存储器（SAM） 访问时，读/写部件按顺序查找目标地址，访问时间与数 据位置有关。 （4）直接存取存储器（DAM） 访问时,读/写部件先直接指向一个小区域，再在该区域内 顺序查找。访问时间与数据位置有关
3、。 3.按存储介质分类 （1）磁芯存储器 利用不同的剩磁状态存储信息， 容量小、速度慢、体积大、可靠性低。 已淘汰 （2）半导体存储器 MOS型 双极型 集成度高、功耗低，作主存 集成度低、功耗大，速度快，作Cache 利用磁层上不同方向的磁化区域表示信息。 容量大， 长期保存信息， 非破坏性读出， 作外存。 （3）磁表面存储器 速度慢。 （4）光盘存储器 速度慢。 激光控制，利用光斑的有无表示信息。 容量很大， 非破坏性读出， 长期保存信息，作外存。 4.按信息的可保存性分类 断电后信息消失易失性（挥发性）存储器 断电后信息仍然保存永久性存储器 6.1.2 主存的主要技术指标 1.存储容量
4、主存所能容纳的二进制信息总量。 2.存取速度 存取时间 存取周期 访问时间、读写时间 读写周期 3.可靠性 规定时间内存储器无故障读写的概率。 用平均无故障时间来衡量。 4.存取宽度 一次可以存取的数据位数或字节数。 常用容量单位：Byte、KB、MB、GB、TB 第2节 存储原理 6.2.1 半导体存储器的存储原理 MOS型 电路结构 PMOS NMOS CMOS 工作方式 静态MOS 动态MOS 存储 信息 原理 静态存储器SRAM 动态存储器DRAM 依靠双稳态电路内部交叉反馈的机制存储信 息。 功耗较大,速度快,作Cache。 制造 工艺 双极型 功耗较小,容量大,速度较快,作主存。
5、依靠电容存储电荷的原理存储信息。 1.半导体静态存储器的存储原理 （1）组成 T1、T3：MOS反相器 Vcc 触发器 T3 T1 T4 T2 T2、T4：MOS反相器 T5T6 T5、T6：控制门管 Z Z：字线，选择存储单元 W W （2）定义存 “0”：T1导通，T2截止； 存 “1”：T1截止，T2导通。 W 、W：位线，完成读/写操作 A B （3）工作 T5、T6导通， 选中该单元。 Z：加高电平， Vcc W T3 T1 T4 T2 T5T6 Z W 读出：根据 W、W上有无电流，读1/0。 （4）保持 Z加低电平 ， T5、T6截止，位线与双稳态电路 分离，保持原有状态不变。
6、写入： W低、W高电平，写0 W高、W低电平，写1 静态单元是非破坏性读出，读后不需重写。 2.半导体动态存储器的存储原理 （1）四管单元 （a）组成 T1、T2：记忆管 C1、C2：柵极电容 T3、T4：控制门管 Z：字线 W、 W：位线 T1 T2 T3T4 Z WW C1C2 （b）定义 “0”：T1导通，T2截止 “1”：T1截止，T2导通 （C1有电荷，C2无电荷） ； （C1无电荷，C2有电荷）。 （c）工作Z加高电平， T3、T4导通，选中该单元。 写入：在W、W上 分别加高、低电 平，写1/0。 读出：W、W先预 充电至高电平， 断开充电回路， 再根据W、W上有 无电流，读1/
7、0。 （d）保持 Z加低电平， T3、T4截止， 该单元未选中，保持原状态 。 需定期向电容补充电荷(动态刷新)，所以称动态 。 四管单元是非破坏性读出，读出过程即实现刷新 。 T1 T2 T3T4 Z WW C1C2 （2）单管单元 组成 C：记忆单元 C W Z T T：控制门管 Z：字线W：位线 定义 保持 Z：加低电平，T截止，该单元未选中，保持原状态 。单管单元是破坏性读出，读出后需重写。 “0”：C无电荷，电平V0（低） “1”：C有电荷，电平V1（高） 工作 写入：Z加高电平，T导通， 在W上加高/低电平，写1/0。 读出：W先预充电，断开充电回路； Z加高电平，T导通； 根据W
8、线电位的变化，读1/0。 6.2.2 磁表面存储器的存储原理 1.记录介质与磁头 介质：磁层（矩磁薄膜），依附在基体上 磁头：读写部件 2.读写原理 （1）写入 磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁 层上形成连续的小段磁化区域（位单元）。 （2）读出 磁头线圈中不加电流，磁层移动。当位单元的转变区经过 磁头下方时，在线圈两端产生感应电势。 3.磁记录编码方式 写电流波形的组成方式。 提高可靠性 提高记录密度 减少转变区数目 具有自同步能力 （1）归零制（RZ） I 0t 0 0 1 1 0 1 每一位有两个转变区，记录密度低 。 （2）不归零制（NRZ） 0 0 1 1 0 1
9、 I 0t 转变区少，无自同步能力。 （3）不归零-1制（NRZ1） 0 0 1 1 0 1 I 0t 写1时电流极性变，写0时电流极性不变。 转变区少，无自同步能力。用于早期低速磁带机。 （4）调相制（PM） I 0t 0 0 1 1 0 1 I 0t 0 0 1 1 0 1 转变区多，有自同步能力。用于早期磁盘。 转变区多，有自同步能力。用于快速启停磁带机。 （5）调频制（FM） 每个单元都 有极性转变 写1时位单元中间电流变，相邻的0交界处电流变。 转变区少，有自同步能力。用于磁盘。 （6）改进型调频制（MFM） I 0t 0 0 1 1 0 1 可压缩位单元长度： I 0t 0 0 1
10、 1 0 1 （7）群码制（GCR） 记录码中连续的0不超过2个；按NRZ1方式写入。 转变区少，有自同步能力。用于数据流磁带机。 6.2.3 光存储器的存储原理 1.形变型光盘 （1）定义有孔为1，无孔为0 （2）写入写1，高功率激光照射介质，形成凹坑； 写0，不发射激光束，介质不变。 （3）读出 低功率激光扫描光道，根据反射光强弱判断 是1或0。 形变不可逆，不可改写 2.相变型光盘 写入写1，高功率激光照射介质，晶粒直径变大； 写0，不发射激光束，晶粒不变。 读出低功率激光扫描光道，根据反射率的差别判断是1 或0。 相变可逆，可改写 3.磁光型光盘可改写 写入前：外加磁场，使介质呈某种磁
11、化方向 读出 热磁效应写，磁光效应读 写1，激光照射并外加磁场改变磁化方向； 写0，未被照射区域，磁化方向不变。 低功率激光扫描光道，根据反射光的偏转角度判 断是1或0。 第3节 主存储器的组织 6.3.1 主存储器的逻辑设计 需解决： 芯片的选用、 地址分配与片选逻辑、 信号线的连接。 写入 例：某半导体存储器，总容量4KB。其中固化区2KB，选用 EPROM芯片2716（2Kx8/片）；工作区2KB，选用SRAM芯片 2114（1Kx4/片）。地址总线A15A0（低），双向数据总 线D7D0。 给出地址分配和片选逻辑，并画出逻辑框图。 （1）计算芯片数 ROM区： 2Kx8 1片2716
12、RAM区：位扩展 2片1Kx4 1Kx8 2组1Kx8 2KB 4片2114 字扩展 （2）地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址 芯片外的地址分配与片选逻辑 1.存储器逻辑设计 大容量芯片在地址低端,小容量 芯片在地址高端。 存储空间分配： 低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑 2K 1K 1K A10A0 A9A0 A9A0 CS0 CS1 CS2 A11 A11A10 A11A10 A15A14A13A12A11A10A9A0 0 0 00 1 0 11 1 0 00 4KB 需12 位地 址寻 址： ROM A11A0 64KB 2K
13、B 1Kx4 RAM 1Kx4 1Kx41Kx4 1 1 11 1 1 00 0 1 11 （3）连接方式扩展位数扩展单元数 连接控制线形成片选逻辑电路 2716 4 A10A0 D7D4 D3D0 4 4 R/W A11 A10 CS0 A11 A11 A10 CS1CS2 2114 2114 4 4 A9A0 2114 2114 4 4 A9A0 4 例：某半导体存储器容量为15 K8位，其中固化 区8K8位，可选EPROM芯片为4K8/片；随机 读写区7K8位，可选SRAM芯片为4K4/片， 2K4/片，1K4/片。地址总线A15A0，数据线 D7D0，由R/ 线控制读/写， 为低电平时
14、 允许存储器工作。存储区域位于存储空间的最低 端。请设计并画出该存储器的逻辑图，注明地址 分配及片选逻辑式。 2.动态存储器的刷新 单管存储单元：定期向电容补充电荷 最大刷新周期：2ms 刷新方法：各芯片同时，片内按行 刷新一行所用时间刷新周期： 对主存的 访问 由CPU提供行、列地址，随 机访问。 读/写/保持： 动态刷新：由刷新地址计数器提供行地 址，定时刷新。 2ms内集中安排所有刷新周期 死区 用在实时 要求不高 的场合 （1）集中刷新 R/W刷新R/W刷新 2ms 50ns （2）分散刷新 各刷新周期分散安排在存取周期中。 R/W刷新R/W刷新 100ns 用在低速 系统中 2ms
15、例. 各刷新周期分散安排在2ms内。 128行 15.6 微秒 每隔15.6微秒提一次刷新 请求，刷新一行；2毫秒内 刷新完所有行。 （3）异步刷新 用在大多数计算机中 R/W刷新R/W刷新R/WR/WR/W 15.6微秒15.6 微秒15.6 微秒 刷新请求 （DMA请求） 刷新请求 （DMA请求） 6.3.2 主存储器与CPU的连接 （2）较大系统模式 CPU 存储器 地址 数据 R/W （1）最小系统模式 CPU 存储器 地址 地址锁存器 收发缓冲器 总线控制器 数据 控制 1.系统模式 （3）专用存储总线模式 2.速度匹配与时序控制 CPU与主存间建立专用高速存储总线 总线周期 时钟周
16、期 异步控制 同步控制 扩展同步控制CPU内部操作 访存操作 3.数据通路匹配 解决主存与数据总线之间的宽度匹配 8086存储器匹配方式如下： D7 D0 奇地址（高字节） 存储体 512K8 A18 A0 D15 D8 D7 D0 A0 A19 A1 D7 D0 偶地址（低字节） 存储体 512K8 A18 A0 4.主存的控制信号 读写命令、存储器选择命令等 第4节 高速缓冲存储器Cache 6.4.1 Cache的工作原理 原理：基于程序和数据访问的局部性 目的：减少访存次数，加快运行速度 方法：在CPU和主存之间设置小容量的高速存储器。 Cache与CPU及主存的关系 6.4.2 Cache的组织 1.地址映像 （1）直接映像 主存的页只 能复制到某 一固定的 Cache页。 容易实现，但缺乏 灵活性 Cache与主存空间划分成相同大小的页（块） （2）全相连映像
