寄存器和读写存储器讲解

《寄存器和读写存储器讲解》由会员分享，可在线阅读，更多相关《寄存器和读写存储器讲解（25页珍藏版）》请在金锄头文库上搜索。

1、5.3 寄存器和读寄存器和读/ /写存储器写存储器 (Register and Random Access Memory) 5.3.1 寄存器的主要特点和分类 一、 概念和特点 (一) 概念 寄存：把二进制数据或代码暂时存储起来。 寄存器： 具有寄存功能的电路。 (二) 特点 主要由触发 器构成,一般不 对存储内容进 行处理。 并行 输入 并行 输出 FF0 FF1 FFn1 D0 D1 Dn1 Q0 Q1 Qn1 控制信号控制信号 1 0 1 01 0 1 0 1 0 1 01 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 串行 输入 串行 输出 二、 分类 (

2、一) 按功能分 基本寄存器 移位寄存器 (并入并出) (并入并出、并入串出、 串入并出、串入串出) (二) 按开关元件分 TTL 寄存器 CMOS 寄存器 基本寄存器 移位寄存器 多位 D 型触发器 锁存器 寄存器阵列 单向移位寄存器 双向移位寄存器 基本寄存器 移位寄存器 (多位 D 型触发器) (同 TTL) 5.3.2 基本寄存器 一个触发器可以存储 位二进制信号；寄存 n 位 二进制数码，需要 个触发器。 1 n 一、4 边沿 D 触发器 (74175、74LS175) C1 1D D0 Q0Q0 RD C1 1D D1 Q1Q1 C1 1D D2 Q2Q2 C1 1D D3 Q3Q3

3、 RD RD RD FF0FF1FF2 FF3 1 1 CPCP CR 异步清零 0 0000 同步送数 1 d0 d1 d2d3 保保 持持 特点： 并入并出，结构简单，抗干扰能力强。 二 、双 4 位锁存器 (74116)LatchLatch (一) 引脚排列图和逻辑功能示意图 7411674116 Q0 Q1 Q2 Q3 CR LEA D0 D1 D2 D3 LEB 异步清零 送数 控制 数码并行输入 数码并行输出 (二) 逻辑功能 清零 送数 保持 三、 4 4 寄存器阵列 (74170、74LS170) (一) 引脚排列图和逻辑功能示意图 74170 74170 Q0 Q1 Q2 Q

4、3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 并行数码输入 数 码 输 出 AW0、AW1 写入地址码 AR0、AR1 读出地址码 ENW 写入时钟脉冲 ENR 读出时钟脉冲 (二) 逻辑功能 16个D锁存器 构成存储矩阵 能存放4个字: W0、W1、W2、W3 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 FF00FF01FF02FF03 FF10FF11FF12FF13 FF20FF21FF22FF23 FF30FF31FF32FF33 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1

5、 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 1 0 0 0 1 0 0 0 1 1 写写 入入 禁禁 止止 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 特点: 能同时进行读写; 集电极开路输出 每个字有4位： 5.3.3 移位寄存器 一、单向移位寄存器 右移寄存器 Q0Q1Q2Q3 C1 1D FF0 CPCP C1 1D FF1 C1 1D FF2 C1 1D FF3 时钟方程 驱动方程 状态方程 Di 0000 00001011 1000 0000011 1100

6、000001 0110 00001 1011 0000 0101 000 0010 00 0001 0 0000 左移寄存器 Di 左移 输入 左移 输出 驱动方程 状态方程 主要特点： 1. 输入数码在 CP 控制下，依次右移或左移； 2. 寄存 n 位二进制数码。N 个CP完成串行输入，并可 从Q0Q3 端获得并行输出，再经 n 个CP又获得串行输出。 3. 若串行数据输入端为 0，则 n 个CP后寄存器被清零。 Q3 CPCP Q0 Q1 Q2 C1 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 二、双向移位寄存器(自学) 三、集成移位寄存器 (一) 8 位单

7、向移位寄存器 74164 DSA DSB Q0 Q1 Q2 Q3 地 1 2 3 4 5 6 7 14 13 12 11 10 9 8 7416474164 VCC Q7 Q6 Q5 Q4 CR CP 7416474164 Q7Q6Q5Q4Q3Q2Q1Q0 CP CR DSA DSB 异步 清零 0 0 0 0 0 0 0 0 保持 不变 0 0 1 1 （二）4 位双向移位寄存器 74LS194(略) 1 1 送数 5.3.4 移位寄存器型计数器 结 构 示 意 图 Q0Q1 Qn1 C1 1D FF0 CPCP C1 1D FF1 C1 1D FFn1 反馈逻辑电路 Dn1 D0D1 特点

8、：电路结构简单，计数顺序一般为非自然态序， 用途极为广泛。 一、环形计数器 (一) 电路组成 Q0Q1Q2Q3 C1 1D FF0 CPCP C1 1D FF1 C1 1D FF2 C1 1D FF3 (二) 工作原理 1000 0100 00100001 有效循环 0000 1111 0101 1010 11000110 00111001 11011110 01111011 无 效 循 环 (三) 能自启动的环型计数器 Q0Q1 Q2Q3 C1 1D FF0 CPCP C1 1D FF1 C1 1D FF2 C1 1D FF3 & Q0Q1 Q2Q3 1110 0111 0011 1111

9、1101 1100 0110 1000 0001 0100 0010 0000 1001 1010 0101 1011 二、扭环形计数器 Q0Q1Q2Q3 C1 1D FF0 CPCP C1 1D FF1 C1 1D FF2 C1 1D FF3 0000 0000100010001100110011101110 00010001001100110111011111111111 010001001010 1010 1101 1101 01100110 10011001 0010 00100101010110111011 有效循环 无效循环 克服自启动电路：P326 图5.3.16 三、最大长度移

10、位寄存器型计数器 (略) 5.3.5 读/写存储器 RAM (Random Access Memory) 存储单元 存放一位二进制数的基本单元(即位)。 存储容量 存储器含存储单元的总个(位)数。 存储容量 = 字数（word） 位数（bit） 地址 存储器中每一个字的编号 2561，2564 一共有 256 个字，需要 256 个地址 10244，10248 一共有 1024 个字，需要 1024 个地址 地址译码 用译码器赋予每一个字一个地址 N 个地址输入，能产生 2N 个地址 一元地址译码(单向译码、基本译码、字译码) 二元地址译码(双向译码、位译码) 行译码、列译码 一、RAM 的结

11、构 存储矩阵 读/写 控制器 地 址 译 码 器 地 址 码 输 入 片选 读/写控制 输入/输出 CS R / W I / O 例 对 256 4 存储矩阵进行地址译码 一元地址译码 D3D2D1D0 W0 W1 W256 译 码 器 0 0 1 1 1 0 1 0 0 1 1 1 A0 A1 A7 1 0 . . . 0 W1 1 0 1 0 8 8线线 256 256线线 缺点: n 位地址输入的 译码器,需要 2n 条 输出线。 1 0 1 0 二元地址译码 Y0Y1 Y15 A0 A1 A2 A3 X0 X1 X15 行 译 码 器 A4 A5 A6 A7 列译码器 Dout 4 4

12、线线 1616线线 1 1 0 0 . . . . . . 0 0 1 0 01 0 0 8 位地址输入的 地址译码器,只有 32 条输出线。 25 (32) 根行选择线 10 根地址线 2n (1024)个地址 25 (32)根列选择线 1024 个字排列成 32 32 矩阵 当 X0 = 1，Y0 = 1 时， 对 0-0 单元读(写) 当X31 = 1，Y31 = 1时， 对 31-31 单元读(写) 例 1024 1 存储器矩阵 二、RAM的存储单元 (一) 静态存储单元 基本工作原理： T T5 5 T T6 6 T T7 7 T T8 8 D D X X i i Y Y i i S

13、R 位 线 B 位 线 B T T5 5 、T T 6 6 门控管 控制触发器与位线的连通 截止 截止 导通导通 0 0 截止截止 0 1 导通 导通 读操作时: 写操作时: T T7 7 、T T 8 8 门控管 控制位线与数据线的连通 0 0 0 0 1 MOS管为 简化画法 T T1 1 T T3 3 T T2 2 T T4 4 T T5 5 T T6 6 T T7 7 T T8 8 VDD VGG D D X X i i Y Y i i 1. 六管 NMOS 存储单元 基本基本RSRS 触发器触发器 T T1 1 T T3 3 T T2 2 T T4 4 VDD VGG 1 导通 0

14、截止 0 截止 1 导通 特点： 断电后数据丢失 2. 六管 CMOS 存储单元 T T1 1 T T3 3 T T2 2 T T4 4 T T5 5 T T6 6 T T7 7 T T8 8 VDD D D X X i i Y Y i i N P 特点： PMOS 作 NMOS 负载，功耗极小，可 在交流电源断电后,靠 电池保持存储数据. (二) 动态存储单元 1. 四管动态存储单元 T T5 5 、T T 6 6 控制 对位线的预充电 VDD 存储单元 T T1 1 T T2 2 T T3 3 T T4 4 T T5 5 T T6 6 T T7 7 T T8 8 DD X X i i Y Y i i 位位 线线 B B 位位 线线 B B CBCB 预充脉冲 C1 C2 1 1 导 通 0 0 截 止 T T3 3 、T T 4 4 门控管 控制存储单元 与位线的连通 T T7 7 、T T 8 8 门控管 控制位线与数 据线的连通 1 1 1 0 0 1 1 若无预充电，在“读”过程中 C1 存储的电荷有所损失 ，使数据 “1”被破坏，而预充电则起到给 C1 补充电 荷的作用，即进行一次刷新。 存储单元存储单元 2. 三管动态存储单元 T T1 1 T T2 2 T T3 3 T T4 4 写写 位位 线线 CB VDD 读读 位位 线线 写字线