白中英计算机组成原理第5章_中央处理机讲述

《白中英计算机组成原理第5章_中央处理机讲述》由会员分享，可在线阅读，更多相关《白中英计算机组成原理第5章_中央处理机讲述（100页珍藏版）》请在金锄头文库上搜索。

1、第5章 中央处理机 目录 5.1 CPU的功能和组成掌握 5.2 指令周期掌握 5.3 时序产生器和控制方式了解 5.4 微程序控制器掌握 5.5 硬连线控制器了解 5.6 传统CPU了解 5.7 流水CPU掌握 5.8 RISC CPU了解 5.9 多媒体CPU了解 Date2 考研大纲要求 （一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理 n硬布线控制器 n微程序控制器 n微程序、微指令和微命令 n微指令的编码方式；微地址的形成方式 （五） 指令流水线 n指令流水线的基本概念 n超标量和动态流水线的基本概念 Date3 5.1

2、CPU的组成和功能 l5.1.1 CPU的功能 l5.1.2 CPU的基本组成 l5.1.3 CPU中的主要寄存器 l5.1.4 操作控制器与时序产生器 Date4 5.1.1 CPU的功能 lCPU（中央处理器） 控制程序按设定方式执行； lCPU的主要功能： 指令控制 u控制程序的执行顺序； 操作控制 u产生和发送各操作信号； 时间控制 u控制指令、或操作的实施时间； 数据加工 u对数据进行算术逻辑运算； 顺序寻址、跳跃寻址 对指令操作码译码后产生控制信号 维持各类操作的时序关系 由ALU完成具体的运算 Date5 5.1.2 CPU的基本组成 l现代的CPU的组成 运算器、控制器 l控制

3、器的主要功能 从内存中取出一条指令，并指出下条指令的存放位置； 对指令进行译码，产生相应的操作控制信号； 控制CPU、内存和输入/输出设备之间数据流动； l运算器的主要功能： 执行所有的算术运算； 执行所有的逻辑运算，并进行逻辑测试。 冯诺依曼机的定义 、片内Cache； PC、IR ALU、通用寄存器组 、标志寄存器 CU、时序电路 、操作控制器 Date6 CPU模型图 动画演示：5-1.swf 运算器 Cache 控制器 Date7 5.1.3 CPU中的主要寄存器（1/3） l数据缓冲寄存器（DR） 暂时存放CPU与外界传送的数据，可以是指令字或数据字 。 作用 ： u作为CPU和内存

4、、外部设备之间信息传送 的中转站； u补偿CPU和内存、外围设备之间在操作速 度上的差别； l通用寄存器 功能：暂时存放ALU运算的数据或结果。 CPU中的通用寄存器可多达16个，32个，甚至更多。 Date8 5.1.3 CPU中的主要寄存器（2/3） l状态条件寄存器（PSW） 保存各种状态和条件控制信号； u进位标志(C)，溢出标志(V)，零标 志(Z)， 符号标志(N) 每个信号由一个触发器保存，从而拼成一个寄存器。 l地址寄存器（AR） 保存当前CPU所访问数据的内存单元地址； 主要用于解决主存/外设和CPU之间的速度差异，使地址信 息可以保持到主存/外设的读写操作完成为止 。 Da

5、te9 5.1.3 CPU中的主要寄存器（3/3） l程序计数器（PC） 始终存放下一条指令的地址，对应于指令Cache的访问； 其内容变化分两种情况 u顺序执行： PC+1PC u转移执行： (指令OPR)PC l指令寄存器（IR） 保存当前正在执行的一条指令。 指令寄存器中操作码字段的输出就是指令译码器的输入。 寄存功能 计数功能 Date10 5.1.4 操作控制器与时序产生器 l数据通路 寄存器之间传送信息的通路。 l操作控制器 根据指令操作码和时序信号，产生各种操作控制信号； 建立正确地数据通路，从而完成指令的执行。 l根据设计方法不同，操作控制器可分为 硬布线控制器： 采用时序逻辑

6、技术实现； 微程序控制器： 采用存储逻辑实现； 前两种方式的结合； l时序产生器 对各种操作实施时间的控制。 Date11 数据通路的建立 增量 写入 读出 写入 读出 写入 读出 锁存锁存 写入 读出 写入 读出 运算 类型读出 写入 Date12 5.2 指令周期 l5.2.1 指令周期的基本概念 l5.2.2 MOV R0 , R1指令的指令周期 l5.2.3 LAD R1 , 6指令的指令周期 l5.2.4 ADD R1 , R2指令的指令周期 l5.2.5 STO R2 , (R3)指令的指令周期 l5.2.6 JMP 101指令的指令周期 l5.2.7 用方框图语言表示指令周期 D

7、ate13 5.2.1 指令周期的基本概念 lCPU执行程序是一个“取指令执行指令”的循环过程。 l指令周期 CPU从内存中取出一条指令，并执行的时间总和； lCPU周期 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 l时钟周期 也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位 。 动画演示：5-2.swf Date14 关于指令周期 l一个完整的指令周期由若干机 器周期： 取指周期间址周期 执行周期中断周期 l所有指令的第一个机器周期必 为取指周期； l一个基本的CPU周期包含4个时 钟周期，对于某些CPU周期可以 包含更多的时钟周期

8、。 l不同指令的指令周期所包含的 时钟周期个数不一定相同。 求操作数 有效地址 本教材上，间址周 期和执行周期统称 为执行周期！ Date15 一个简单的程序 地址 指令说明 100 程序执行前设置 (R0)=00,(R1)=10;(R2)=20,(R3)=30 101MOV R0 , R1 传送指令MOV执行(R1)R0 102LAD R1 , 6 取数指令LAD从6号单元中取数 100R1 103ADD R1 , R2 加法指令ADD执行(R1)+(R2)R2,结 果为(R2)=120 104STO R2 , (R3) 存数指令STO用(R3)间接寻址 ,(R2)=120写入30号单元 1

9、05JMP 101 转移指令JMP改变程序执行顺序,转到 101号单元 106AND R1 , R3 逻辑与指令AND执行(R1) (R2) R3 地址数据 570 6100 766 1077 3040（120） Date16 5.2.2 MOV R0 , R1指令的指令 周期 lMOV是一条RR型指令，它需 要两个CPU 周期： 取指周期 u从存储器 中取出指令； u程序计数 器PC加1； u译码或测 试指令操作码，发 出控制信号； 执行周期 u在控制信 号的作用下，将 R1中的数据经过 ALU送入R0； Date17 MOV R0 , R1指令的执行过程演示 101 MOV R0 , R1

10、 102 MOV 10 动画 演 示 Date18 MOV R0 , R1指令周期中的控 制信号 l取指周期 lPCABUS指令Cache ，译码并启动； l指令Cache IR； lPC PC+1，为取下条指令做好准备； lIR中的操作码被译码或测试，CPU识别出是指令MOV。 l执行指令阶段 lR1ALU，R1中数据通过ALU传送； lALU DBUS DRR0； PC读 指令Cache启动 指令Cache读 IR写 PC增量 R1读 ALU传送控制 ALU输出 DR锁存 R0写 Date19 5.2.3 LAD R1 , 6指令的指令周 期 lLAD指令是RS型指令， 需要访存获取操作数

11、，共包 含三个CPU周期： 取值周期 间址周期 u从IR 的地址码字段获 取操作数地址； （或者通过计算 获得EA） 执行周期 u访存 获取操作数送入 通用寄存器R1 ； Date20 LAD R1 , 6指令的执行过程演示 102 LAD R1,6 103 LAD 6 100 动画 演 示 Date21 LAD R1 , 6指令周期中的控制 信号 lLAD取指周期 CPU动作与取MOV指令的取值周期中一样。 lLAD指令的执行周期 IR DBUS AR； u该过程为寻址周期； ARABUS数据Cache ，译码并启动； 数据Cache DBUS DRR1； IR读 AR锁存 数据Cache启

12、动 数据Cache读 DR锁存 R1写 Date22 5.2.4 ADD R1 , R2指令的指 令周期 lADD指令的指令周期由两个CPU周期组成 。 取指周期（略） 执行周期 u从寄存器R1、R2中取出数据，作为 源操作数； u将两数据送往ALU，并使ALU进行 加运算； u结果保存到R1中。 Date23 ADD R1 , R2指令的执行过程 演示 103 ADD R1,R2 104 ADD 100 20 120 动画 演 示 Date24 ADD R1 , R2指令周期中的控制 信号 l取指周期（略） CPU动作与取MOV指令的取值周期中一样。 l执行周期 R1、R2ALU； ALU做

13、加运算，将两数相加； ALUDBUSDRR1，保存结果； R1读 R2读 ALU加 ALU输出 DR锁存 R1写 Date25 5.2.5 STO R2 , (R3)指令的指令 周期 lSTO指令是RS型指令，需要3个CPU周期。 取指周期（略） 间址周期 u根据R3中的地址寻址所要访问的存 储单元； 执行周期 u将寄存器R2中的数据送入指定的存 储单元； Date26 STO R2 , (R3)指令的执行过程演示 104 STO R2,(R3) 105 STO 动画 演 示 30 120 Date27 STO R2 , (R3)指令周期中的控 制信号 l取指周期（略） l执行周期 R3DBU

14、SAR，发出地址启动数据Cache； u该过程为间址周期； R2DBUS数据Cache； R3读 AR锁存 R2读 数据Cache写 Date28 5.2.6 JMP 101指令的指令周期 lJMP指令是一条无条件转移指令，用来改变程序的 执行顺序； lJMP指令的执行需要两个CPU周期： l取指周期（略） l执行周期 u使用JMP指令中的直接地址为PC 赋值； Date29 JMP 101指令的执行过程演示 105 JMP 101 106 JMP 动画 演 示 101 Date30 JMP 101指令周期中的控制信号 l取指周期（略） l执行周期 IRDBUSPC； IR读 PC写 Date

15、31 5.2.7 用方框图语言表示指令 周期 l方框 代表一个CPU周期； 方框中的内容表示数据通路的操作或某种控制操作。 l菱形 通常用来表示某种判别或测试； 时间上依附于之前一个方框的CPU周期，而不单独占用一 个CPU周期； l（公操作符号） 表示一条指令已经执行完毕，转入公操作。 所谓公操作就是一条指令执行完毕后，CPU所开始的一些 操作，比如对外围设备请求的处理等。 动画演示 5.14.swf Date32 P139 图5.14方框图语言表示的指 令周期 MOV R0 , R1 LAD R1 , 6 ADD R1 , R2 STO R2 , (R3) JMP 101 Date33 课本P139 【例1】 l图5.15所示为双总线结构机器的数据通路，各构成部件如图， 线上标注有小圈表示有控制信号，未标字符的线为直通线。 “ADD R2，R0”指令完成(R0)+(R2)R0的功能操作，画出 其指令周期流程图，并列出相应的微操作控制信号序列。 “SUB R1，R3”指令完成(R3)-(R1)R3的操作，画出其指 令期流程图，并列出相应的微操作控制信号序列。 Date34 l指令周期应包括取指 周期和执行周期； l执行周期中应首先将 R0、R2两寄存器的内 容送入ALU的操作数缓 冲器中，再执行加法运 算； (1) “ADD R2，R0” (R0)+(R2)R0 (PC)AR