《电子科技大学《数字逻辑设计及应用》“数字逻辑”试题》由会员分享，可在线阅读，更多相关《电子科技大学《数字逻辑设计及应用》“数字逻辑”试题（9页珍藏版）》请在金锄头文库上搜索。
1、系别 班次 学号 姓名 .密封线以内答题无效电子科技大学二零零六至二零零七学年第二学期期末考试试卷评分基本规则数字逻辑设计及应用课程考试题 中文A卷 （120分钟） 考试形式：闭卷 考试日期 2007年7月 日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一二三四五六七八九十合计一、 填空题 （每空1分，共5分）1、CMOS与非门的未用输入端应连接到逻辑（ 1 ）电平或者输入信号连接端上。2、DAC的功能是将（ 数字 ）输入成正比地转换成模拟输出。3、 EPROM可存储一个（ 9 ）输入4输出的真值表。4、74X163的RCO输出有效条件是：仅当使能信号（ E
2、NT ）有效，并且计数器的状态是15。5、已知二进制原码为 ( 001101) 2 , 问 对应的8-bit的补码为 ( 00001101 )2.二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分）1、八路数据分配器的地址输入端有（ B ）个。A. 2 B. 3 C. 4 D. 52、以下描述一个逻辑函数的方法中( C )只能唯一表示。A.表达式 B.逻辑图 C.真值表 D.波形图3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少4、使用移位寄存器产生重复序列信号“
3、1000001”，移位寄存器的级数至少为（ D ）。A. 2 B. 3 C. 4 D.55、下列各逻辑函数式相等，其中无静态冒险现象的是（ D ）。 A. F=BC+AC+AB B. F=AC+BC+ABC. F=AC+BC+AB+AB D. F=BC+AC+AB+BC+AB+AC 三、 组合电路分析： （共10分）1求逻辑函数 最简和之积表达式。 （4分）解：评分标准：1）、用卡诺图化简：填卡诺图错扣2分；由卡诺图读图错扣2分2）、公式化简：F=B(A+C+AC)=B(AC)+AC)=B 或其他方法。过程错误扣3分。(2). 已知逻辑函数 F=W+XZ+XY， 请写出与该函数对应的最小项列表
4、表达式： F=WXYZ( ) (3分)F=WXYZ( 5，6，7，8，9，10，11，12，13，14，15 )评分标准：1）、用卡诺图求：填卡诺图错扣2分；由卡诺图写函数错扣1分2）、由：F=W(XYZ+XYZ+XYZ+XYZ+XYZ+XYZ+XYZ+XYZ)+XZ(WY+ WY+ WY+ WY)+ +XY(WZ+WZ+WZ+WZ)=WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+ WXYZ+WXYZ+WXYZ+WXYZ=WXYZ( 5,6,7,8,9,10,11,12,13,14,15 )过程错误扣2分。 (3). 请
5、完成给定电路的定时图（假设每一个逻辑门均有一个单位的时延）。 (3分)解：评分标准：波形F正确，得3分；波形F的下降沿延迟不正确，扣1分；波形F的低电平宽度不正确，扣1分；其他：扣3分。四、 试用一片三输入八输出译码器（74X138）和适当的与非门实现函数：F = ABD + ACD + BCD写出真值表，画出电路连接图。译码器如下图所示。 （10分）解：ABCDF00000000100010100110010010101001101011101000010010101001011011000110101110111110评分标准：1）、写出真值表正确，得3分；每错一处扣0.5分，扣完3分为止
6、；2）、由真值表写出函数的最小项列表表达式或最小项和表达式正确，得2分；错扣2分；3）、由函数表达式降维正确，得2分；错扣2分；4）、由降维后的表达关系作图正确，得3分；错一处扣0.5分，扣完3分为止。(G2BN接信号D也正确)直接作图正确，得10分；每错一处扣2分，扣完10分为止。五、一个2_BIT比较器电路接收2个2_BIT 数P(P=P1P0)和Q(Q=Q1Q0)。现在要设计一个电路使得当且仅当PQ时，输出FPQ为“1”。请你写出与该电路要求对应的真值表。 （5分）真值表2P1P0Q1Q0FPQ00000000100010000110010010101001100011101000110
7、011101001011011001110111110111110解：真值表1P1Q1P0Q0FPQ00000000100010100110010000101001100011101000110011101011011111000110101110111110真值表3P1Q1P0Q0FPQ10XX11110100101其余情况，输出FPQ =0评分标准：上述3个真值表均为正确，真值表1、真值表2出错，每错一行扣0.5分，扣完5分为止；真值表3每错一行扣2分，扣完5分为止。六、时序电路设计： （共20分）激励/输出表Q1Q2X010001，011，10110，000，01011，001，0110
8、0，110，0D1D2，Z1、 已知状态/输出表如下，根据状态分配（state assignment），写出转换/输出表；写出针对D触发器的激励/输出表； （7分） 转换/输出表Q1Q2X010001，011，10110，000，01011，001，01100，110，0Q1*Q2*，Zstate/output table： state assignment： S S Q1 Q2A 0 0B 0 1C 1 0 D 1 1X01AB，0D，1BC，0A，0CD，0B，0DA，1C，0S*，Z评分标准：由状态/输出表和状态分配写出转换/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；由转换/
9、输出表写出激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；2、已知针对D触发器的激励/输出表如表所示，请导出对应的激励方程、输出方程； （8分）激励/输出表Q1Q2X010 00 1 /00 1 /00 10 1 /01 1 /01 01 1 /00 0 /11 10 0 /11 0 /0D1D2 / Z 激励方程：， 输出方程：评分标准：由激励/输出表建立激励方程正确，各得3分；每个方程错扣2分；由激励/输出表建立输出方程正确，得2分；方程错扣2分；3、已知针对J_K触发器的激励方程、输出方程如下，请画出电路图,时钟上升沿有效。 （5分）激励方程： J0=( AQ1 ) ; K0
10、=( A Q1)J1= AQ0 ; K1=(AQ0)输出方程: Y=(AQ1)(AQ0)电路图例：评分标准： 根据给出的激励方程（4项）、输出方程（一项）作图，每一项方程的实现出现扣1分。 若触发器适用错误扣5分。七、时序电路分析： （共15分）1、已知电路如图所示，写出电路的激励方程、输出方程、转移方程和建立转移/输出表; (8分)解：激励方程：，输出方程： 转移方程： 转移/输出表：QDQJ AY010000100010111110011101101111QD*QJ*评分标准： 1）、根据电路图建立激励方程、输出方程（共4项）正确共得2分，每错一项扣0.5分； 2）、根据建立的激励方程求触发器的转移方程正确，共得3分，若D触发器的转移方程错扣1分，J_K触发器的转移方程错扣2分。 3）、根据建立触发器的转移方程、输出方程建立转移/输出表正确，共得3分，表中每出一项错误扣0.5分，3分扣完为止。2、已知某时序电路的转移方程和输出方程如下，请画出与输入波
