《复杂数字系统设计方法》由会员分享，可在线阅读，更多相关《复杂数字系统设计方法（122页珍藏版）》请在金锄头文库上搜索。
1、复杂数字系统设计方法 李 曦 Infolab.cs.ustc Hardware and software design Establish system requirements Partition requirements llxx 2/125 Hardware requirements Hardware design Software requirements Software design 主要内容 目的 理解现代数字系统设计的过程和方法 内容 芯片制造流程 EDA方法 llxx 3/125 EDA方法 ASIC与FPGA 可重构计算 基于IP的设计 SOC设计 ASIP设计 基于ADL
2、的设计方法 电子系统智能手机 llxx 4/125 电子系统设计 板级设计 印刷电路板PCB Protel2000 电路模拟 SPICE 电子系统分类 模拟系统 数字系统 通用集成电路 专用集成电路 llxx 5/125 专用芯片设计 MAXplusII 模数混合系统 现代EDA方法特征 设计自动化与并行化 采用统一的数据库，使得一个软件工具的执行结果马上可被 另一个软件工具所使用 成果规范化 均采用HDL语言描述设计 半导体芯片的生產流程 IC設計 IC製造（Foundry） IC封裝 llxx 6/125 切割及封裝，封裝廠 IC測試 晶圓測試（Wafer Probe）：对生產的晶圓進行測
3、試 电气性能测试 成品測試（Final Test）：质量检查 芯片制造 几何设计（版图设计） 光刻 在硅片上刻划 生成晶体管，互连 8 IC制造工艺进步 llxx 9/125 KAM et al.: EDA CHALLENGES FACING FUTURE MICROPROCESSOR DESIGN IEEE TRANSACTIONS ON COMPUTER AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 19, NO. 12, DECEMBER 2000 EDA设计 设计任务 系统设计 逻辑设计 电路设计 参数设计 版图设计 PCB
4、设计 功能仿真 llxx 10/125 功能仿真 自动测试 。 前端设计 芯片逻辑 模拟验证 后端设计 VLSI版图验证 器件设计 系统级设计描述形式 行为表示 系统完成的功能 采用黑盒模型，描述系统的 功能 将黑盒的行为描述为输入值 和终止时间的函数 BehaviorStructural Processors, memories Registers, FUs, MUXs Gates, flip-flops Transistors Sequential programs Register transfers Logic equations/FSM Transfer functions Cell
5、 Layout Modules Gajskis Y-chart llxx 11/125 和终止时间的函数 结构表示 描述系统的实现 定义系统组件及其互连关系 物理表示 描述组件之间的空间关系等 物理属性 Physical Chips Boards 行为特征物理特征 系统级 寄存器传输级 逻辑门级 电路级 版图级 (开关级) 行为综合 （高层综合） 性能、算法 传输方程 布尔方程 微分方程 芯面安排 平面布局 单元布局 掩膜几何 系统模拟 功能模拟 系统模拟 芯片设计行为到结构的映射 12/125 结构特征 逻辑综合 版图综合 PMS单元 Reg、ALU gate、ff Transistor 问
6、题域 设计层次 描述方法 综合技术 仿真技术 功能模拟 逻辑模拟 定时分析 电路模拟 设计层次 处理器级（体系结构级、行为级、系统级） 部件：CPU、MEM、I/O设备、BUS RTL级 部件 组合电路：多路开关、译码/编码器、加法器、ALU、 llxx 13/125 组合电路：多路开关、译码/编码器、加法器、ALU、 PLD 、 word gates 时序电路：寄存器、移位寄存器、计数器、PLD 门级（逻辑级） 部件：逻辑门、触发器 设计描述的不同层次 金属层 N型晶体管 P型晶体管 扩散层 输出 多晶硅层 输入 输出输入 S R Q Q 电路级 逻辑门级 llxx 14/125 锁存 锁存
7、 运算 MUX 输入 输出 时钟A时钟B 版图级（CMOS反向器） 电路级 逻辑门级 寄存器级系统级 遥控发射接收放大中心处理 数据存储被控系统 本地系统 面临的问题 产品规模越来越大 1000万等效门（几千 万晶体管） 功能越来越复杂 正确性保证 llxx 15/125 正确性保证 验证、仿真、测试 设计周期TTM 高层次综合 复用（IP） 设计能力 传统设计能力的度量：每天提交的门数 1981 芯片容量为10,000个晶体管 需要100个设计师工作一个月 2002 芯片容量达到1亿五千万个晶体管 需要30,000个设计师工作一个月（150,000,000 / 5,000 transisto
8、rs/month），设计师的成本从 $1M 增长到$300M 新的度量方法：在一定时间内（TTM）所提交的功能 llxx 16/125 10,000 1,000 100 10 1 0.1 0.01 0.001 Logic transistors per chip (in millions) 100,000 10,000 1000 100 10 1 0.1 0.01 Productivity (K) Trans./Staff-Mo. IC capacity productivity Gap EDA(Electronic Design Automation) 70s，CAD 图形编辑、DRC， 版
9、图设计 80s，CAE 原理图输入、模拟验证、逻辑综合、芯片布图、 PCB布图 llxx 17/125 PCB布图 90s，EDA/ESAD HDL（行为描述）、自顶向下、高层次综合、 可重用性 2000+ 采用IP技术，面向SOC Enter System Level Design Gate Level Model Capacity Load RTL abstract HDL Wire Load IP Blocks cluster abstract IP Block and Processor Model Inter Block Communication Model RTL Cluster
10、s SW Models llxx 18/125 abstract Transistor Model Capacity Load 1970s cluster abstract 1980s cluster 1990sYear 2000 + 芯片设计流程TopDown设计方法 规格设计 行为级描述 逻辑综合、优化 门级仿真 llxx 19/125 行为级仿真 RTL级描述 RTL级仿真 门级仿真 定时检查 门级网表输出 ASIC流片FPGA 理 想 数数数数 模模模模 混混混混 合合合合 系系系系 llxx 20/125 系系系系 统统统统 集 成 设 计 流 程 常见EDA工具 Cadences
11、Verilog-XL Mentor Graphics FPGA Advantage2000 图形化输入工具-Renoir 功能仿真与时序验证-ModelSim llxx 21/125 逻辑综合工具-Exemplar Alteras MAX+PLUS II equ: OUT std_logic); END equ2; -结构描述，元件例化，网表形式 ARCHITECTURE netlist OF equ2 IS COMPONENT nor2 PORT (a,b: IN std_logic; c: OUT std_logic); END COMPONENT; COMPONENT xor2 -算法描
12、述 ARCHITECTURE equation OF equ2 IS BEGIN equ SOC 处理器 外设 存储器 llxx 68/125 外设 I/O “System on board” “System on chip” USB 以太网 memory SOC的典型结构特征 llxx 69/125 核心：处理器专用处理器I/F存储器 SOPC的双重含义 可编程片上系统（SOPC）是一种特殊的嵌 入式微处理器系统： 首先，它是片上系统（SOC），即由单个芯片 完成整个系统的主要逻辑功能； 其次，它是可编程系统，具有灵活的设计方式， llxx 70/125 其次，它是可编程系统，具有灵活的设计
13、方式， 可裁减、可扩充、可升级，并具备软硬件在系 统可编程的功能。 SOPC的基本特征 至少包含一个嵌入式处理器内核 具有小容量片内高速RAM资源 丰富的IP Core资源可供选择 足够的片上可编程逻辑资源 llxx 71/125 足够的片上可编程逻辑资源 具有处理器调试接口和FPGA编程接口 可能包含部分可编程模拟电路 单芯片、低功耗、微封装 Why SOPC ？ 降低成本 提高系统整体性能 缩短设计迭代周期 降低硬件系统设计风险 llxx 72/125 降低硬件系统设计风险 极大程度提高设计灵活性 可重构、可升级 SOPC设计技术 以处理器和实时多任务操作系统（RTOS） 为中心的嵌入式软
14、件设计技术 以PCB和信号完整性分析为基础的高速电 路设计技术 llxx 73/125 软硬件协同设计技术 新的调试技术 Xilinx公司的片内逻辑分析仪ChipScope ILA SOPC设计工具 llxx 74/125 Reconfigurable SoC Other Examples Atmels FPSLIC (AVR + FPGA) llxx 75/125 Triscends A7 CSoC (AVR + FPGA) Alteras Nios (configurable RISC on a PLD) ASIP技术 Application Specific Instruction-se
15、t Processor 介于GPP与ASIC 可编程：应用灵活 芯片结构可编程：FPGA 芯片功能可编程：GPP llxx 76/125 芯片功能可编程：GPP 专用指令集：专业领域 语音通信 加密芯片 多媒体计算 GPP vs. ASIP vs. ASIC GPPASIPASIC 性能lowhighVery high 灵活性excellentgoodpoor HW设计难度nonlargeVery large 设计难度 llxx 77/125 SW设计难度smallLargeNon 能耗largeMediumSmall 可重用性excellentGoodPoor 市场Very large Relatively large Small 开销Mainly on SWs-o-c Volume sensitive ASIP设计思路 从应用的行为级开始设计。 对一些不同的体系结构选项进行评估。 找出能加快应用速度的硬件功能。 在编译系统支持的情况下，高频操作用硬 llxx 78/125 在编译系统支持的情况下，高频操作
