《计算机系统原理第2章解读》由会员分享，可在线阅读，更多相关《计算机系统原理第2章解读（72页珍藏版）》请在金锄头文库上搜索。
1、第2章微型计算机基础1主要内容：l微型机的基本结构；l8088（8086）微处理器的工作原理、引线及结构；l总线的一般概念。22.1微型机的基本结构掌握：l微机系统的基本组成；l微型机的工作原理；3一、计算机的工作原理冯诺依曼的计算机工作原理存储程序工作原理4冯诺依曼机的特点：l将计算过程描述为由许多条指令按一定顺序组成的程序，并放入存储器保存l指令按其在存储器中存放的顺序执行；l由控制器控制整个程序和数据的存取以及程序的执行；l以运算器为核心，所有的执行都经过运算器。5冯诺依曼计算机结构运算器存储器控制器输入设备输出设备6二、系统组成CPU存储器主机输入输出接口硬件系统总线外设l微机系统系统
2、软件软件系统应用软件71.主机硬件系统微处理器（CPU）存储器输入输出接口总线81）微处理器l微处理器简称CPU，是计算机的核心，主要包括：运算器控制器寄存器组92）存储器：l定义：用于存放计算机工作过程中需要操作的数据和程序。10有关内存储器的几个概念：l内存单元的地址和内容l内存容量l内存的操作l内存的分类11内存单元的地址和内容l每个单元都对应一个地址，以实现对单元内容的寻址。1011011038F04H内存地址单元内容12内存容量：l内存所含存储单元的个数，以字节为单位。l内存容量的大小依CPU的寻址范围而定（即CPU地址信号线的位数）。13内存操作l读：将内存单元的内容取入CPU，原
3、单元内容不改变；l写：CPU将信息放入内存单元，单元中原来的内容被覆盖。14内存储器的分类随机存取存储器（RAM）按工作方式可分为只读存储器（ROM）153）输入输出接口l接口是CPU与外部设备间的桥梁CPUIO接口外设16接口的分类：串行接口输入接口并行接口输出接口17接口的功能：l数据缓冲寄存；l信号电平或类型的转换；l实现主机与外设间的运行匹配。184）总线l基本概念l分类l工作原理l常用系统总线标准及其主要技术指标（具体内容见后续课程）192.软件系统l软件：为运行、管理和维护计算机系统或为实现某一功能而编写的各种程序的总和及其相关资料。系统软件应用软件操作系统编译系统网络系统工具软件
4、软件20三、微型机的分类l按处理器的位数分l按功能和结构分21四、主板的主要硬件构成lCPU插座l芯片组l内存插槽l系统BIOSlCMOSl总线扩展槽l串行、并行接口222.28088微处理器主要内容：l8088CPU外部引线及功能；l8088CPU的内部结构和特点；l各内部寄存器的功能；l8088的工作时序。23一、概述指令的一般执行过程：取指令指令译码读取操作数执行指令存放结果24串行和并行方式的指令流水线：l串行工作方式：控制器和运算器交替工作，按顺序完成上述指令执行过程l并行工作方式：运算器和控制器可同时工作。25串行工作方式：l8088以前的CPU采用串行工作方式：取指令1执行1存结
5、果1取指令2取操作数执行2CPUBUS忙碌忙碌忙碌忙碌26并行工作方式：l8088CPU采用并行工作方式取指令2取操作数BIU存结果取指令3取操作数取指令4执行1执行2执行3EUBUS忙碌忙碌忙碌忙碌忙碌忙碌2780888086CPU的特点l采用并行流水线工作方式：通过设置指令预取队列实现l对内存空间实行分段管理：将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址l支持多处理器系统。288088CPU的两种工作模式l8088可工作于两种模式下，即：最小模式和最大模式。l最小模式为单处理机模式，控制信号较少，一般可不必接总线控制器。l最大模式为多处理机模式，控制信号较多，须通过总线控制
6、器与总线相连。29最小模式下的连接示意图：8088CPU控制总线数据总线地址总线地址锁存数据收发ALE时钟发生器30最大模式下的连接示意图：8088CPU数据总线地址总线地址锁存数据收发ALE时钟发生器总线控制器控制总线31二、8088CPU的引线及功能引脚定义的方法可大致分为：l每个引脚只传送一种信息（RD等）；l引脚电平的高低不同的信号（IOM等）；lCPU工作于不同方式有不同的名称和定义（WRLOCK等）；l分时复用引脚（AD7-AD0等）；l引脚的输入和输出分别传送不同的信息（RQGT等）。32主要引线（最小模式下）：8088是工作在最小还是最大模式由MNMX端状态决定。MNMX=0工
7、作于最大模式，反之工作于最小模式lAD7-AD0：低8位地址和数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向。lA19-A16：高4位地址信号，分时复用。lA15-A8：输出8位地址信号。33主要的控制和状态信号lWR：写信号；lRD：读信号；lIOM：为“0”表示访问内存，为“1”表示访问接口；lDEN：低电平有效时，允许进行读写操作；lRESET：复位信号。34例：l当WR=1，RD=0，IOM=0时，表示CPU当前正在进行读存储器操作。35READY信号：36中断请求和响应信号lINTR：可屏蔽中断请求输入端lNMI：非屏蔽中断请求输入端lINTA：中断响应输出端37总线
8、保持信号lHOLD：总线保持请求信号输入端。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。lHLDA：总线保持响应信号输出端。CPU对HOLD信号的响应信号。38三、8088CPU的内部结构l8088内部由两部分组成：执行单元（EU）总线接口单元（BIU）图见教材第25页图2-1639执行单元l功能指令的执行从指令队列中取指令代码译码在ALU中完成数据的运算运算结果的特征保存在标志寄存器FLAGS中。40执行单元包括运算器8个通用寄存器1个标志寄存器EU部分控制电路41总线接口单元l功能：l从内存中取指令到指令预取队列l负责与内存或输入输出接口之间的数据传送l在执行转移程序
9、时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。42结论l指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而l提高了CPU的效率；l降低了对存储器存取速度的要求438088的内部寄存器l含14个16位寄存器，按功能可分为三类8个通用寄存器4个段寄存器2个控制寄存器44通用寄存器数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）45数据寄存器l8088含4个16位数据寄存器，它们又可分为8个8位寄存器，即：lAXAH，ALlBXBH，BLlCXCH，CLlDXDH，DL46数据寄存器特有的习惯用法lAX：累加器。所有IO
10、指令都通过AX与接口传送信息，中间运算结果也多放于AX中；lBX：基址寄存器。在间接寻址中用于存放基地址；lCX：计数寄存器。用于在循环或串操作指令中存放计数值；lDX：数据寄存器。在间接寻址的IO指令中存放IO端口地址；在32位乘除法运算时，存放高16位数。47地址指针寄存器lSP：堆栈指针寄存器，其内容为栈顶的偏移地址；lBP：基址指针寄存器，常用于在访问内存时存放内存单元的偏移地址。48BX与BP在应用上的区别l作为通用寄存器，二者均可用于存放数据；l作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示数据在堆栈段。49变址寄存器lSI：源变址寄存器lDI：目标变址寄存器l变址寄
11、存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。50段寄存器用于存放相应逻辑段的段基地址CS：代码段寄存器。代码段存放指令代码DS：数据段寄存器ES：附加段寄存器SS：堆栈段寄存器：指示堆栈区域的位置存放操作数51控制寄存器lIP：指令指针寄存器，其内容为下一条要执行指令的偏移地址lFLAGS：标志寄存器，存放运算结果的特征6个状态标志位（CF，SF，AF，PF，OF，ZF）3个控制标志位（IF，TF，DF）52四、存储器寻址l段基地址=6000Hl段首地址l偏移地址l物理地址代码段60009H00H12H60000H0
12、009H53物理地址l物理地址由段基地址和偏移地址组成物理地址=段基地址16+偏移地址60002H08H12H60000H0000段基地址（16位）段首地址54例：l已知CS=1055H，DS=250AHES=2EF0HSS=8FF0H某操作数偏移地址=0204Hl画出各段在内存中的分布、段首地址及操作数的物理地址。10550H250A0H2EF00H8FF00HCSDSESSS55例题解答l设操作数在数据段，则操作数的物理地址为：250AH16+0204H=252A4H56堆栈及堆栈段的使用l堆栈：内存中一个特殊区域，用于存放暂时不用或需要保护的数据。l常用于响应中断或子程序调用。57例：l
13、若已知（SS）=1000H（SP）=2000Hl则堆栈段的段首地址=？l栈顶地址=？l若该段最后一个单元地址为10100H，则栈底=？段首栈底栈顶堆栈区58五、时序l时序的概念：CPU各引脚信号在时间上的关系。l总线周期：CPU完成一次访问内存（或接口）操作所需要的时间。一个总线周期至少包括4个时钟周期。592.3系统总线主要内容：l总线的基本概念和分类；l总线的工作方式；l常用系统总线标准。60一、概述l总线：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道。地址总线（AB）数据总线（DB）控制总线（CB）61总线分类lCPU总线系统总线外部总线片
14、内总线片外总线按相对CPU的位置按层次结构62二、总线结构l单总线结构CPUMMIOIOIO63多总线结构面向CPU的双总线结构面向主存的双总线结构双总线结构多总线结构64面向CPU的双总线结构l存储器与IO接口间无直接通道CPUMIOIOIO65面向存储器的双总线结构l在单总线结构基础上增加一条CPU到存储器的高速总线CPUMIOIOIO66三、常用系统总线lISA（816位）lPCI（3264位）lAGP（加速图形端口，用于提高图形处理能力）PCI总线体系结构67总线的主要性能指标l总线带宽（BS）：单位时间内总线上可传送的数据量l总线位宽（bit）：能同时传送的数据位数l总线的工作频率（MHz）l总线带宽=（位宽8）（工作频率每个存取周期的时钟数）682.4常见总线接口芯片l锁存器l总线驱动器691.锁存器：l8D锁存器74LS27374LS373DCPQQDCPQQ702.总线驱动器：l三态门74LS24471第2章作业：l2.13l2.15l2.16l2.17l2.1872
