《清华计算机组成原理习题课课件提高题1-6章综述》由会员分享，可在线阅读，更多相关《清华计算机组成原理习题课课件提高题1-6章综述（38页珍藏版）》请在金锄头文库上搜索。
1、 2.2A 你知道有几种进位链电路？各有什么特点 ？若机器字长为32位，画出最快的一种进位链 框图，并在框图中标出每一个进位的名称。 2.3B 设寄存器位数为16位（含一位符号位）， 若机器完成一次加法和移位各需100ns，则实现 Booth算法最多需多少ns?实现补码除法时，若 将上商和移位同时进行，则供需多少ns? 2.4B 64位的全加器，以4位为一组，16位为一 大组，大组内包含4个小组。设与非门的级延迟 时间为20ns,与或非门的级延迟时间为30ns 。当 Gi (Gi =Ai Bi)和Pi(Pi=Ai+Bi)形成后，采用单 重分组跳跃进位链和双重分组跳跃进位链，产 生全部进位的时间
2、分别为多少ns ？ Date1计算机组成原理 答：通常并行进位链有单重分组和双重分组两种实现 方案。 单重分组跳跃进位 就是将n位全加器分成若 干组，小组内的进位同时产生，小组与小组之间采用 串行进位，这种进位又有组内并行、组间串行之称。 如果将16位的全加器按4位一组分组（即4个74181形 成的16位全加器），它们是组内并行，组间串行便可 得单重分组跳跃进位链框图。 双重分组跳跃进位链 就是将n位全加器分成几个大组 ，每个大组又包含几个小组，而每个大组内所包含 的各个小组的最高进位是同时形成的，大组与大组间 采用串行进位。因各小组最高进位是同时形成的， 小组内的其它进位也是同时形成的，故有
3、小组内并 行、小组兼并型、大组间串行之称。如使用8个74181 和两个74182芯片构成的32位并行加法器。两个74182 之间是串型的。详见高等教育出版社出版唐朔非编著 的计算机组成原理。 Date2计算机组成原理 2.5B 64位的全加器，以4位为一小组，16位为一大组 ，大组内包含4个小组。设全加器的进位延迟时间为 20ns,求和延迟时间为30ns，小组内并行进位的延迟时 间、大组内和大组间的并行进位的延迟时间均为20ns 。求： 1）该加法器采用串行进位方式时，完成一次加法需 要多少时间？ 2）该加法器采用单级分组时，小组内采用并行进位 ，小组间采用串行进位，完成一次加法需要多少时间
4、？ 3）该加法器采用两级分组时，小组内采用并行进位 ，大组内也采用并行进位，大组件采用串行进位，完 成一次加法需要多少时间？ 4）该加法器采用两级分组时，小组内、大组内和大 组间均采用并行进位时，完成一次加法需要多少时间 ？ Date3计算机组成原理 3.7B 若机器数字长16位（含一位符号位），当 机器做原码一位乘除和补码Booth算法一位乘 除时，其加法和移位的次数最多次数各为多少 ？ 3.8B 设32为长的浮点数，其中阶符1位，阶码7 位，数符1位，尾数23位。分别写出机器数采用 原码和补码表示时，所对应的最接近0的十进制 负数。 3.9B 在整数定点机中，若寄存器的内容为80H ，当它
5、分别代表原码、补码、反码和无符号数 时，所对应的十进制数各为多少？ 3.10A 将4位有效信息1001编成循环冗余校验码 ，已知生成多项式为X3+ X1+ X0 即1011，要求 写出编写过程。 （1001110） Date4计算机组成原理 3.11B 已知两个浮点数 X=0011,01001; Y=1111,01011。它们的阶码均为4位（含一位阶 符）补码，尾数为5位原码（含一位尾符）按要 求求出：1.列出求X/Y的运算步骤； 2.采用不恢复余数法求出商及余数； 3.并对结果进行规格化及舍入处理。 Date5计算机组成原理 3.12 已知X-0.00101100，Y-0.00011110
6、采用变形补码求X补+Y补。 将运算结果表示成浮点变形补码规格化数。其中阶 码为3位补码，尾数为8位补码（均不含符号位） 解答： 解X补Y补。 X补11.11010100，Y补11.11100010； X补+Y补11.11010100+11.11100010 11.10110110。 表示成规格化浮点数。 结果为：尾数为11.01101100，阶码为11111。 Date6计算机组成原理 3.13 设X2-0110.110100，Y2-100-0.101110。按 下列运算步骤求XY补 ，其中阶码4位（含1位符号 位），尾数7位（含 1位符号位）。 求阶差对阶尾数运算 结果规格化 解答： 阶差E
7、为1。 对阶。 Y的阶码小，应使Y的尾数右移1位，阶码加1。此 时X的阶码为11101，尾数为11.101001。 尾数求和。00.110100+11.10100100.011101。 规格化处理。 结果符号与最高位相同，执行左规。 结果尾数为00.111010，阶码为11100。 Date7计算机组成原理 3.14 设X=（12.5）10，Y=（0.5）10，分别给 出两数的IEEE754单精度浮点数表示（可用十六 进制表示）。并分别计算X+Y、X-Y、X*Y和Y/X 的值。 3.15 浮点数溢出和定点数溢出有何不同？浮 点数加、减、乘、除运算个在什么情况下会发 生溢出？ Date8计算机组
8、成原理 4.3B 设CPU 由16根地址线，8个数据线，并用 /MREQ做访存控制线号，有R/W做读写命令信号。自 选各类存储芯片，画出CPU和存储芯片的连接图，要 求： 1. 最大8K地址是系统程序区，与其相邻的 8K地址是系统程序工作区，最小16K是用户程序区。 2. 写出每片存储芯片的类型及地址范围（用十六进制 表示）。 3. 用74138译码器及其它门电路详细画出存储芯片的 选片逻辑。 Date9计算机组成原理 4.4 多级结构的存储器系统由哪几级组成？每 一级存储器一般使用何种类型的存储介质？这 些介质的主要特点是什么？ 4.5 为什么层次存储结构能同时满足CPU对存 储器系统在速度
9、、容量和价格三方面的要求？ 何谓信息的一致性和包含性原则？ 4.6 比较静态存储器和动态存储器的存储原理 和特点。 Date10计算机组成原理 5.1A 某指令系统指令定长12位，每个地址段3 位。试提出一种分配方案，要求该指令系统有4 条三地址指令，8条二地址指令，180条单地址 指令。 5.3B 某机指令字长为32位，共有105种操作， 且CPU内有16个32位的通用寄存器。如果主存 可以直接或间址寻址，采用寄存器-存储器型指 令，能直接寻址的地址范围是多少？若除直接 、间接寻址外，还能采用通用寄存器作为基址 寻址，画出寄存器-存储器型的指令格式？它的 寻址的最大地址范围是多少？ Date
10、11计算机组成原理 5.4B 某计算机主存大小64KB，CPU内部由8个 16位通用寄存器，8个8位通用寄存器，1个变址 寄存器。该机有指令系统64条指令，全部为寄 存器寄存器型或寄存器存储器型指令，同时支 持8位和16位运算。当操作数不在寄存器中时， 采用下列寻址方式：1）寄存器间接寻址（用16 位寄存器）；2）存储器直接寻址；3）基址变 址寻址（用任意16位寄存器做基址寄存器，位 移量16位）。要求： 1.设计适合该计算机的指令格式，使指令长 度最短，并画出各种类型的指令格式示意图。 2.写出各种指令寻址方式计算有效地址的表 示式。 Date12计算机组成原理 5.5B 某机主存容量为64
11、K*16位，采用单字长 、但地址指令。共60条。试采用直接、间接、 变址、相对这四种寻址方式设计指令格式，并 说明每一种寻址方式的寻址范围及有效地址计 算方法。 Date13计算机组成原理 5.6 某计算机的字长为16位，存储器按字编址，访内存指 令格式如图所示。 15 11 10 8 7 0 其中，OP是操作码，M是定义寻址方式（见表），A是形 式地址。设PC和Rx分别为程序计数器和变址寻址寄存器， 字长为16位，问： 该格式能定义多少种指令？ 各种寻址方式的寻址范围为多少字？ 写出各种寻址方式的有效地址EA的计算式。 OPMA M值寻址方式 0 1 2 3 4 立即寻址 直接寻址 间接寻址
12、 变址寻址 相对寻址 Date14计算机组成原理 解答：第小题考查的是指令字的形成方式。假设操作码OP长度为K位，则 最多可以有2K个不同的操作码。 由于此指令格式使用第11到第15位来表示指令类型。则总的指令类型 为 2（15-11）+132种不同的操作码。 第小题考的是某种格式编码中，各种寻址的地址范围。如果机器字 长为L位，指令的地址位长为N，则各寻址方式的寻址范围见下表。 第小题与第小题内容相似。 各寻址方式的有效地址表达式如下。 寻址方式 有效地址表达式 0EA（PC），即操作数在指令码中 1EAA 2EA（A） 3EA（Rx）A 4EA（PC）A 寻址方式寻址范围 立即寻址 直接寻
13、址 间接寻址 变址寻址 相对寻址 1个字切，即指令字自身 256个字 64K字 64K字 256个字（PC值附近256个字） Date15计算机组成原理 5.7 某机字长32位，共有机器指令100条，指令单字长，等长 操作码，CPU内部有通用寄存器32个，可作变址寄存器用，存 储器按字节编址，指令拟用直接寻址、间接寻址、变址寻址和 相对寻址等4种寻址方式。 分别画出4种不同寻址方式的单地址指令的指令格式。 采用直接寻址和间接寻址方式时，可直接寻址的存储器的 空间各是多少？ 写出4种寻址方式下，有效地址E的表达式。解答： 第小题解答： 指令格式如图所示： OP地址值 OP地址值所在的内存单元 O
14、P地址偏移值 OP地址偏移值 直接寻址指令 间接寻址指令 变址寻址指令 相对寻址指令 Date16计算机组成原理 第小题解答： 直接寻址时，由于指令操作码占用了其中7位， 则剩余的（32-725）位表示指令的寻址范围。当 按字节编址时，寻址为32MB（225）；使用间接寻 址时，由于机器的字长为32位，所以可寻址为4GB （232）。 第小题答案： 有效地址EA如下所示。 直接寻址：EA指令中的地址码 间接寻址：EA指令中的地址码所指示的内存单 元中存放的有效地址 变址寻址：EA变址寄存器中所包含的地址值 指令中地址码所表示的偏移 相对寻址：EA程序记数器中所包含的地址值 指令中地址码所表示的
15、偏移 Date17计算机组成原理 5.8 某计算机的字长16位，设有单地址指令和双 地址指令两类，若每个地址字段均为6位，且双地 址指令有X类，问单地址指令最多可以有多少类？ 解答： 由于双地址指令总共有X类，所以在￥位操作码 字段中，还能被单地址指令使用的前4位指令前缀 的总数为24X。单地址指令的操作码长度为10位 ，在4位指令前缀之后，余下的（1046）位总 共可以表示的不同二进制数种类为2664种。这种 单指令格式种类的计算就成了一个数学的组合问题 ，单指令的种类为（24X）26类。 Date18计算机组成原理 5.9 基址寄存器的内容为2000H，（H表示十 六进制），变址寄存器的内容为030AH，指令 的地址码为3FH，当前正在执行的指令所在地址 为2B00H，请求出变址值（考虑基址）和相对 编址两种情况下的访存有效地址（实际地址） 。 解答： 采用变址方式时， EA2000H+030AH+3FH2349H 采用相对编址方式时， EA2B00H+3FH2B3FH。 Date19计算机组成原理 5.10设字长和指令长度均为24位，若指令系统可完成108种操 作，且具有直接、间接（一次间址）、变址、基址、相对、 立即等6种寻址方式，则在保证最大范围内直接寻址的前提下 ，指令字中操作码占 位，寻址特征位占 位，可直接 寻址的范围是 ，一次间址的范围
