微机原理ch2-3剖析

上传人:我** 文档编号:116909854 上传时间:2019-11-17 格式:PPT 页数:55 大小:1.81MB
返回 下载 相关 举报
微机原理ch2-3剖析_第1页
第1页 / 共55页
微机原理ch2-3剖析_第2页
第2页 / 共55页
微机原理ch2-3剖析_第3页
第3页 / 共55页
微机原理ch2-3剖析_第4页
第4页 / 共55页
微机原理ch2-3剖析_第5页
第5页 / 共55页
点击查看更多>>
资源描述

《微机原理ch2-3剖析》由会员分享,可在线阅读,更多相关《微机原理ch2-3剖析(55页珍藏版)》请在金锄头文库上搜索。

1、*1 第二章第二章 80868086系统结构系统结构 8086CPU8086CPU内部结构内部结构 8086CPU8086CPU引脚及功能引脚及功能 8086CPU8086CPU系统配置系统配置 8086CPU8086CPU时序时序 8086CPU8086CPU存储器组织存储器组织 2-3 80862-3 8086系统配置系统配置 简述简述 1.1.80868086两种系统配置方式:两种系统配置方式: l l 最小模式(最小模式( CPUCPU的引脚的引脚MNMNMXMX端接高电平端接高电平+5V+5V) l l 最大模式(最大模式( CPUCPU的引脚的引脚MNMNMXMX端接低电平)端接低

2、电平) 2.2.80868086两种系统配置的特点两种系统配置的特点(表(表2.92.9) l l 最小模式为最小模式为单机系统单机系统,控制信号由,控制信号由CPUCPU提供;提供; l l 最大模式为最大模式为多处理器多处理器/ /协处理器系统协处理器系统,控制信号由总线控制器,控制信号由总线控制器82888288 提供。(常用的处理器有:数值运算协处理器提供。(常用的处理器有:数值运算协处理器80878087,输入,输入/ /输出处输出处 理器理器80898089) 3.3.CPUCPU在两种配置方式下在两种配置方式下24243131引脚意义不同引脚意义不同 2.3.1 80862.3.

3、1 8086最小模式系统最小模式系统 80868086最小模式系统组成:最小模式系统组成: l l8086CPU8086CPU l l存储器存储器 l lI/OI/O接口芯片接口芯片 l l其他芯片其他芯片 uu1 1片片8284A8284A,作为时钟发生器,作为时钟发生器 uu3 3片片8282828282838283或或74LS37374LS373,作为地址锁存器,作为地址锁存器 uu2 2片片8286828682878287或或74LS24574LS245,作为双向数据总线收发器,作为双向数据总线收发器 80868086系统配置系统配置 最小模式系统框图:最小模式系统框图: 时钟时钟 发

4、生器发生器 RESRES VccVcc CLKCLK READYREADY RESETRESET RDRD WRWR M / IOM / IO ALEALE 8086CPU8086CPU A19 A16 AD15AD0 DENDENDT/RDT/R MN / MXMN / MX VccVcc STBSTB 8282/8282/ 82838283 OEOE 8286/8286/ 82878287 T T 地址地址/ /数据数据 地址地址 存储器存储器 DATADATA I/OI/O芯片芯片 DATADATA BHEBHE OEOE BHEBHE 2020位位 1616位位 地址总线地址总线 数据

5、总线数据总线 80868086系统配置系统配置 *5 最小模式系统最小模式系统 8282/82838282/8283是三态缓冲的是三态缓冲的8 8位数据锁存器,位数据锁存器,82828282的输入和输出信号同相的输入和输出信号同相 (8283(8283的输入和输出信号反相的输入和输出信号反相) )。 1 1、地址锁存器、地址锁存器8282/82838282/8283 *6 8286/82878286/8287是三态是三态8 8位双向数据收发器,可增加驱动能力。位双向数据收发器,可增加驱动能力。82868286数据输入数据输入 与输出同相与输出同相(8287(8287数据输入与输出反相数据输入与

6、输出反相) )。 2 2、双向数据总线收发器、双向数据总线收发器8286/82878286/8287 最小模式系统最小模式系统 *7 产生产生CLKCLK信号,该信号,该CLKCLK信号是信号是8086CPU8086CPU的内部和外部的时间基准信号,由驱的内部和外部的时间基准信号,由驱 动门电路进行功率放大动门电路进行功率放大 。功能:产生时钟信号、复位信号、就绪控制信号功能:产生时钟信号、复位信号、就绪控制信号 3 3、时钟发生器、时钟发生器8284 8284 最小模式系统最小模式系统 2.3.2 80862.3.2 8086最大模式系统最大模式系统 80868086最大模式特点:最大模式特

7、点: l l CPUCPU的引脚的引脚MN/MXMN/MX接地时,接地时,80868086为最大模式系统。为最大模式系统。 l l 在最大模式系统中需要增加总线控制器在最大模式系统中需要增加总线控制器82888288和总线裁决器和总线裁决器82898289,以,以 完成完成8086CPU8086CPU为中心的多处理器系统的协调工作。为中心的多处理器系统的协调工作。 l l CPUCPU输出的状态信号输出的状态信号S2S0S2S0同时送给同时送给82888288和和82898289,由,由82888288输出输出原原 CPUCPU所有的所有的控制信号控制信号:存储器读:存储器读/ /写控制,写控

8、制,I/OI/O端口读写控制,中端口读写控制,中 断响应信号等。断响应信号等。 l l 82898289来裁决总线来裁决总线使用权赋给哪个处理器,以实现多主控者对总线资使用权赋给哪个处理器,以实现多主控者对总线资 源的共享。源的共享。 80868086系统配置系统配置 最大模式系统框图最大模式系统框图 OEOE 时钟时钟 发生器发生器 RESRES VccVcc CLKCLK READYREADY RESETRESET 8086CPU8086CPU A19 A16 AD15AD0 MN / MXMN / MX STBSTB 8282/8282/ 82838283 OEOE 8286/8286/

9、 82878287 T T 地址地址/ /数据数据 地址地址 存储器存储器 DATADATA I/OI/O芯片芯片 DATADATA BHEBHE S0S0 S1S1 S2S2 地址总线地址总线 数据总线数据总线 S1S1 CLKCLK S0S0 S2S2 DENDEN DT/RDT/R ALEALEIORCIORC IOWCIOWC MWTC MWTC MRDCMRDC INTAINTA AENAEN CLKCLK S2S2 S1S1 S0S0 AENAEN 82898289 82888288 多主控者多主控者 系统总线系统总线 80868086系统配置系统配置 2.4 8086CPU2.4

10、 8086CPU时序时序 概述概述 系统的复位和启动系统的复位和启动 最小模式下的总线操作最小模式下的总线操作 最大模式下的总线保持最大模式下的总线保持 主主 要要 内内 容容 概述概述 概述概述 概念:概念: 计算机工作过程计算机工作过程:在时钟脉冲:在时钟脉冲CLKCLK统一控制下的指令执行过程。统一控制下的指令执行过程。 80868086的时钟频率为的时钟频率为5MHz5MHz,时钟周期或,时钟周期或T T状态为状态为200ns200ns。 指令周期指令周期(Instruction CycleInstruction Cycle):执行一条指令所需的时间称为指):执行一条指令所需的时间称为

11、指 令周期。不同指令的指令周期的长短是不同的令周期。不同指令的指令周期的长短是不同的一个指令周期由几一个指令周期由几 个总线周期组成个总线周期组成。 总线周期总线周期(Bus CycleBus Cycle):): BIUBIU完成一次访问存储器或完成一次访问存储器或I/OI/O端口操端口操 作所需要的时间,称作一个总线周期。作所需要的时间,称作一个总线周期。一个总线周期由几个一个总线周期由几个T T状态(状态( 时钟周期)组成时钟周期)组成。 时钟周期时钟周期(Clock Cycle)(Clock Cycle):CPUCPU的时钟频率的倒数,也称的时钟频率的倒数,也称T T状态状态。 相邻两个

12、时钟脉冲之间的时间间隔,称为一个时钟周期,相邻两个时钟脉冲之间的时间间隔,称为一个时钟周期, 又称又称 T T状态状态(T T周期周期)。)。 T T状态状态: : 每个每个T T状态包括:状态包括:下降沿下降沿、低电平、低电平、上升沿上升沿、高电平、高电平 CLK T 有关概念介绍有关概念介绍 T T状态状态 注意:注意:在在808680868088CPU8088CPU中,每个中,每个总线周期总线周期至少包含至少包含4 4个个 时钟周期时钟周期(T1T4)(T1T4),一般情况下,在总线周期的,一般情况下,在总线周期的T1T1状态传送状态传送 地址,地址,T2T4T2T4状态传送数据。主要操

13、作时序有以下三种。状态传送数据。主要操作时序有以下三种。 1 1、系统的复位与启动、系统的复位与启动 复位信号复位信号:通过:通过RESETRESET引脚上的触发信号来引起引脚上的触发信号来引起80868086系统复系统复 位和启动,位和启动,RESETRESET至少维持至少维持4 4个时钟周期个时钟周期的高电平。的高电平。 复位操作:复位操作:当当RESETRESET信导变成高电平时,信导变成高电平时,808680868088CPU8088CPU 结束现行操作,各个内部寄存器复位成初值。结束现行操作,各个内部寄存器复位成初值。 标志寄存器标志寄存器清零清零 指令寄存器指令寄存器 0000H0

14、000H CSCS寄存器寄存器 FFFFHFFFFH DSDS寄存器寄存器 0000H0000H SSSS寄存器寄存器 0000H0000H ESES寄存器寄存器 0000H0000H 指令队列指令队列变空变空 其它寄存器其它寄存器 0000H0000H 系统的复位与启动系统的复位与启动 复位后程序执行:复位后程序执行:代码段寄存器代码段寄存器CS=FFFFHCS=FFFFH,指令指针,指令指针 IP=0IP=0,从内存的从内存的FFFF0HFFFF0H处开始执行指令处开始执行指令。在。在FFFF0FFFF0处存放处存放 了一条无条件转移指令,转移到系统引导程序的入口处,这了一条无条件转移指令

15、,转移到系统引导程序的入口处,这 样系统启动后就自动进入系统程序。样系统启动后就自动进入系统程序。 可屏蔽中断被屏蔽:可屏蔽中断被屏蔽:标志寄存器被标志寄存器被清清0 0,程序中要用指令,程序中要用指令 STISTI来设置中断允许标志。来设置中断允许标志。 系统的复位与启动系统的复位与启动 CLKCLK RESETRESET 输入输入 内部内部 RESETRESET 三态门三态门 输出信号输出信号 浮空浮空 不作用状态不作用状态 系统的复位与启动系统的复位与启动 图图2.23 80862.23 8086复位操作的时序复位操作的时序 说明:说明:在在RESETRESET信号变成高电平后,经过一个

16、时钟周期,所信号变成高电平后,经过一个时钟周期,所 有的三态输出线被设置成高阻,并一直维持有的三态输出线被设置成高阻,并一直维持高阻状态高阻状态( (浮空浮空) ), 直到直到RESETRESET信号回到低电平为止。但在高阻状态的前半个时信号回到低电平为止。但在高阻状态的前半个时 钟周期,三态输出线被置成钟周期,三态输出线被置成不作用状态不作用状态,当时钟信号变成高电,当时钟信号变成高电 平时,才置成高阻状态。平时,才置成高阻状态。 置成高阻状态的三态输出线包括:置成高阻状态的三态输出线包括: ADAD15 15AD AD 0 0 、A A19 19/S /S 6 6 AA16 16/S /S 3 3 、BHE/SBHE/S 7 7 、M/IOM/IO、DT/RDT/R、 DENDEN、WRW

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号