《逻辑门电路和组合逻辑器件.》由会员分享，可在线阅读，更多相关《逻辑门电路和组合逻辑器件.（52页珍藏版）》请在金锄头文库上搜索。
1、1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 要解决的问题： （3）逻辑门输出端能否直接相连？ （4）逻辑门输出能带几个逻辑门电路？ （5）逻辑门输出0、1为几伏？输入0、1为几伏？ （6）逻辑门的电源电压是几伏？ （2）逻辑门输入端能否悬空？ 逻辑门电路和组合逻辑器件 （1）逻辑门有什么作用？ 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 与门 常用逻辑门 . 或门 3. 非门 4. 与非门 5. 或非门 6. 异
2、或门 7. 同或门 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 1. 逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路。 2. 逻辑门电路的分类： 逻辑门电路 MOS逻辑门 二极管门电路 三极管门电路 NMOS门 PMOS门 CMOS门 MOS门电路(单极型) TTL门电路(双极型) 分立门电路 集成门电路 缺点：工作速度比TTL低 。 3. MOS电电路的特点： 扇出系数大，抗噪声容限大。 允许电许电 源电压电压 范围宽围宽 （318V）。 是电压电压 控制元件，静态态功耗小。 工艺简单艺简单 ，集成
3、度高。 优优点 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列74HC 74HCT74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列74LS系列74AS系列 74ALS 2.TTL 集成电路: 广泛应用于
4、中大规模集成电路 数字集成电路简介 降功耗提速度降功耗、提速度 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 逻辑门电路的一般特性 1. 输入和输出的高、低电平 输出高电平的下限 值 VOH(min) 输入低电平的上限 值 VI L(max) 输入高电平的下限 值 VI H(min) 输出低电平的上限 值 VOL(max) 输出 高电平 +VDD VOH(min) VOL(max) 0 G1门vO范围 vO 输出 低电平 输入 高电平 VIH(min) VIL(max) +VDD 0 G2门vI范围 输入
5、 低电平 vI 74HC系列工作电压为5V时： VI L=1.5V、 VI H=3.5V、 VO L=0.1V、VOH=4.9V 2. 噪声容限 VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max) 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 类型 参数 74HC VDD=5V 74HCT VDD=5V 74LVC VDD=3.3V 74AUC VDD=1.8V tPLH或tPHL(ns) 782.10.9 t PHL 输出 50% 90% 50% 10% tPLH t
6、 f tr 输入 50% 50% 10% 90% 3.传输延迟时间 通常tpHL=tpLH 也可用tpd=(tpHL+tpLH)/2 CMOS电路传输时延 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 4.功耗 静态功耗：指当电路没有状态转换时的功耗，即门电路空 载时电源总电流ID与电源电压VDD的乘积。 5.延时功耗积 是速度功耗综合性的指标，用符号DP表示。 动态功耗：指电路在输出状态转换时的功耗。 CMOS电路的静态功耗非常低，主要是动态功耗。对于 TTL门电路来说，静态功耗是主要的。 DP=tpd
7、PD (传输延迟时间功耗) 扇出数：是指其在正常工作情况下，所能带同类门电路的 最大数目。取决于驱动门的拉电流负载和灌电流负载。 扇入数：取决于逻辑门的输入端的个数。 6. 扇入与扇出数 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 MOS管开关电路 MOS开关及其等效电路 MOS管工作 在可变阻区 输出低电平 MOS管截止 输出高电平 I VTI VT N沟道增强 型MOS管 当输入为低电平时： MOS管截止，相当于开关“断开”， 输出为高电平。 当输入为高电平时：MOS管工作在可变电阻区，相当于 开关
8、“闭合”，输出为低电平。 MOS管相当于一个由I (=vGS)控制的无触点开关。 VT为开启电压 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 CMOS 反相器 +VDD DN SN vivO TN TP DP SP 由N沟道和P沟道增强型MOS管组成互补MOS或CMOS电 路作为反相器。 工作管 负载管 iDP iDN 0，功耗极低。 iDP iDN 逻辑真值表 vi ( A ) vO(L ) 01 10 逻辑表达式 AL 1 逻辑图 A L 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qw
9、Lin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 CMOS 反相器的电压传输特性和电流传输特性 电压传输特性指输出电压 vO 随输入电压 vI 变化的曲线。 即 电流传输特性指漏极电流 iD 随输入电压 vI 变化的曲线。 AB或EF段有一管工作在截止区，iD0 BC或DE段有一管工作在饱和区，一管 工作在可变电阻区，传输特性变化快 CD段两管工作在饱 和区，电流达最大 （转换状态） 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 1.CMOS 与非门 vA +VDD TP1 TN
10、1 TP2 TN2 A B L vB vL A B & CMOS 逻辑门 逻辑表达式 n输入的与非门必须有n个NMOS 管串联和n个PMOS管并联。 2.CMOS 或非门 +VDD TP1 TN1TN2 TP2 A B L A B 1 逻辑表达式 n输入的或非门必须有n个NMOS 管并联和n个PMOS管串联。 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 3. 异或门电路 或非门 与或非门 A B 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设
11、计竞赛培训电子设计竞赛培训 1. CMOS漏极开路门(OD门) 两门输出端并联(短接 )，在一定情况下会产生低 阻通路，大电流有可能导 致器件的损毁，并且无法 确定输出是高电平还是低 电平。 CMOS漏极开路门和三态输出门电路 01 解决：采用漏极开路 门(OD门)。 A B & C D & L 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 (c)输出连接可以实现线与功能。 +VDD VSS TP1 TN1 TP2 TN2 A B L (b)与非逻辑不变； 漏极开路门输出连接： (a)工作时必须外接电源和
12、电阻； 与非逻辑门 去掉 逻辑符号 漏极开路门 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 2.三态(TSL)输出门电路 1 0 0 1 1 截止 导通 111 高阻 0 输出L输入A使能EN 001 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门。称三态缓冲门。 0 1 输出有高、低电平两种状态，还有第三状态高阻态。 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 常用不同
13、形式的三态(TSL)门 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 总线功能：挂接总线的 三态门任何时刻只能有一个 控制端有效，即一个门传输 数据，因此特别适用于将不 同的输入数据分时传送给总 线的情况。 双向传输功能：当控制端G=0 时，1门工作，2门禁止，数据从A 传送到B；当G=1时，1门禁止，2 门工作，数据可以从B传送到A。 三态(TSL)门的应用 总线传输 双向传输 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计
14、竞赛培训 CMOS传输门(双向模拟开关) 电路逻辑符号 TN、TP结构对称 漏、源极可互换 等效电路 C o/II /O 重要用途：作模拟开关 特点：即可传输模拟信号又可传输数字信号。 注意：（1）与机械开关不同，导通电阻约几百欧； （2）当传输门断开时，输出为高阻态。 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 TTL逻辑门 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 输入级：T1和Rb1 组成。用于提高电 路
15、的开关速度； 中间级：T2和电阻 Rc2、Re2组成，从 T2的集电结和发射 极同时输出两个相 位相反的信号，作 为T3和T4输出级的 驱动信号； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 负载 Re2 1K W VCC(5V) 输入级中间级输出级 TTL反相器的基本电路 输出级：T3、D、 T4和Rc4构成推拉 式的输出级。用于 提高开关速度和带 负载能力。 输入A输出L 01 10 逻辑真值表 逻辑表达式 L = A 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设
16、计竞赛培训电子设计竞赛培训 1. TTL与非门电路 多发射极BJT A & BA L= B TTL逻辑门电路 2. TTL或非门 逻辑表达式 L 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 正负逻辑问题 1.正负逻辑的规定 正逻辑： 0 1 0 0 1 1 0 1 1 0 0 1 0 负逻辑： 1 0 1 1 0 0 1 0 0 1 1 0 1 正逻辑体制：高电平用逻辑1表示，低电平用逻辑0表示。 负逻辑体制：高电平用逻辑0表示，低电平用逻辑1表示。 例：信号 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训电子设计竞赛培训 与非门采用正逻辑或非门采用负逻辑 与非 或非 负逻辑 正逻辑 2. 正负逻辑等效变换 与 或 非 非 某电路输入与输出电平表 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教
