微电子工艺(2) - PRINT.

《微电子工艺(2) - PRINT.》由会员分享，可在线阅读，更多相关《微电子工艺(2) - PRINT.（75页珍藏版）》请在金锄头文库上搜索。

1、第第3 3章章 外延外延 (Epitaxy(Epitaxy) ) 1 3.1 概述 3.2 气相外延 3.3 分子束外延 3.4 其它外延 3.5 外延层缺陷及检测 2 在微电子工艺中，外延(epitaxy)是指在单晶衬底 上，用物理的或化学的方法，按衬底晶向排列（生 长）单晶膜的工艺过程。 新排列的晶体称为外延层，有外延层的硅片称为（ 硅）外延片。 外延是在晶体上生长晶体，生长出的晶体的晶向与 衬底晶向相同，掺杂类型、电阻率、材料可不同。 记为：n/n+-Si，n/p/-Si，GaAs/Si。 3 外延生长时掺入杂质的类型、浓度、材料都 可以与衬底不同，增加了芯片工艺的灵活性 。 多次外延工

2、艺得到多层不同掺杂类型、不同 杂质含量、不同厚度，甚至不同材料的外延 层。 4 按工艺方法划分：气相外延（VPE)，液相外延(LVP)， 固相外延 (SPE)，分子束外延（MBE) 按材料划分：同质外延和异质外延 按温度划分：高温外延(1000 以上)；低温外延 (1000 以下)；变温外延-先低温下成核，再高温下 生长外延层 按电阻率高低划分：正外延-低阻衬底上外延高阻层 ；反外延-高阻衬底上外延低阻层 按外延层结构分类: 普通外延，选择外延，多层外延 其它划分方法：按结构划分；按外延层厚度划分等 5 3.1.3 气相外延工艺成熟，可很好的控制 薄膜厚度，杂质浓度和晶格的完整 性，在硅工艺中

3、一直占主导地位 同质外延又称为均匀外延，是外延层与衬底材料相同 的外延。 异质外延也称为非均匀外延，外延层与衬底材料不相 同，甚至物理结构也与衬底完全不同。GaAs/Si 、 SOI（SOS）等材料就可通过异质外延工艺获得。 异质外延的相容性 衬底与外延层不发生化学反应，不发生大量的溶解现象； 衬底与外延层热力学参数相匹配，即热膨胀系数接近。以避 免外延层由生长温度冷却至室温时，产生残余热应力，界面 位错，甚至外延层破裂; 衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近 ，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶 格缺陷多和应力大的现象。 6 a外延层晶格参数； a衬底晶格参数

4、。有热膨胀 失配系数和晶格常数失配率。 热失配影响 单晶薄膜物 理和电学性 质 晶格失配导致 外延膜中缺陷 密度非常高 7 优势： 1.高的集电结击穿电压 2.低的集电极串联电阻 8 双极型晶体管 利用外延技术 的pn结隔离是 早期双极型集 成电路常采用 的电隔离方法 。 P-Si衬底 n+埋层 n-Si外延层 p+隔离墙 SiO2 9 pn结隔离 将CMOS电 路制作在外 延层上比制 作在体硅抛 光片上有以 下优点： 避免了闩 锁效应； 避免了硅 层中SiOx的 沉积； 硅表面更 光滑，损伤 最小。 P阱 n阱 10 制作在外延层上的双阱CMOS 微波器件需要有突变杂质分布的复杂多层结构衬底

5、 材料。可采用多层外延工艺来实现这类衬底材料的 制备。 SOSCMOS电路，外延衬底为绝缘的蓝宝石，能有 效防止元件间的漏电流，抗辐照闩锁；且结构尺寸 比体硅CMOS电路小，因SOS结构不用隔离环，元件 制作在硅外延层小岛上，岛与岛之间的隔离距离只 要满足光刻工艺精度，就能电隔离，所以元件间的 间距很小，电路的集成度也就提高了。 11 硅气相外延(vapor phase epitaxy，VPE ) ，指含Si外延层材料的物质以气相形式输运至 衬底，在高温下分解或发生化学反应，在单晶 衬底上生长出与衬底取向一致的单晶。 VPE与CVD（Chenmical Vapor Deposition，化 学

6、汽相淀积）类似，是广义上的CVD工艺。 12 四氯化硅 SiCl4(sil.tet)，是应用最广泛，也是研 究最多的硅源-主要应用于传统外延工艺 三氯硅烷 SiHCl3(TCS)，和 SiCl4类似但温度有 所降低-常规外延生长 二氯硅烷SiH2Cl2( DCS) -更低温度，选择外延 硅烷SiH4，更适应薄外延层和低温生长要求，得 到广泛应用。 新硅源：二硅烷Si2H6-低温外延 13 卧式气相外延设备示意图 14 以SiCl4为硅源进行工艺介绍： SiCl4（H2）+H2Si+4HCl 工艺步骤有两个：准备，生长 准备阶段：硅片准备和基座去硅处理 基座去硅的工艺流程： N2预冲洗H2预冲洗

7、升温至850升温至 1170HCl排空HCl腐蚀H2冲洗降温N2冲洗 15 生长工艺流程： N2预冲洗H2预冲洗升温至850升 温至1170HCl排空HCl抛光H2冲 洗附面层外延生长（通入反应剂及掺杂 剂）H2冲洗1170降温N2冲洗 16 HCl抛光是将硅基片表面残存的氧化物（ SiOx）及晶格不完整的硅腐蚀去掉，露出新 鲜和有完整晶格的硅表面，利于硅外延成核 ，使衬底硅和外延层硅之间键合良好，避免 衬底硅表面缺陷向外延层中延伸。 硅源SiCl4是液态，装在源瓶中用稀释气体携带进入 反应器与反应剂H2在衬底反应，外延硅 掺杂剂一般选用含掺杂元素的气态化合物，如PH3、 B2H6、AsH3等

8、 掺杂剂的反应为： B2H6（H2） 2B+4H2 2PH3（H2） 2P+5H2 掺杂剂也用氢气稀释至十五十倍。 17 SiCl2+H2 Si+2HCl 2SiCl2 Si+SiCl4 18 SiCl4+H2 SiHCl3+HCl SiCl4+H2 SiCl2+2HCl SiHCl3+H2 SiH2Cl2+HCl SiHCl3 SiCl2+HCl SiH2Cl2 SiCl2+H2 19 以SiH4热分解为例 ： SiH4 Si(s)+2H2(g) 反应是不可逆的 ，外延温度一般是 650-900 将外延过程分解为气 相质量传递过程和表 面外延过程来分析外 延机理 H2 是指硅烷气相输运到达衬

9、底表面这一过程。 依据流体动力学原理分析： 外延反应室气体压力：常压低压（133.3Pa) 气体是粘滞性的，判据： 气体处于层流状态，判据： 压力驱动层流状态粘滞性气体的流动应为泊松流 流速为抛物线型，基座表面气体流速为零 20 SiHCl3SiH2Cl2SiH4； 外延生长速率正相反 27 3.2.3 SiH4为硅源时，在 载气氢中的浓度也 存在临界值，超过 与温度相关的临界 值，SiH4在气相中 就将发生分解反应 ，生成细小硅粒， 并淀积到衬底上， 得不到单晶硅外延 层。 SiCl4浓度与生长速率的关系 SiCl4摩尔浓度 大于0.27出现 腐蚀现象 28 -1 29 3.2.3 衬底晶向

10、：(110)(111) 反应室形状 气体流速 30 什么是外延工艺? 异质外延通常衬底和外延层应满足什么条件? 简述硅外延机理! 影响外延速率的主要因素? 是否硅源浓度越高外延速率就越快? 31 掺杂采用原位气相掺杂。 杂质掺入效率依赖于：外延 生长温度、速率，气流中掺 杂剂相对于硅源的摩尔数、 反应室几何形状，掺杂剂自 身特性。 有杂质再分布现象 自掺杂效应 互扩散效应 影响： 改变外延层和衬底杂质浓度及分布 对p/n或n/p硅外延，改变pn结位置 32 自掺杂效应是指高温外延时，高掺 杂衬底的杂质反扩散进入气相边界 层，又从边界层扩散掺入外延层的 现象 。 自掺杂效应是气相外延的本征效应

11、，不可能完全避免。 33 假设1：外延层生长时外延剂中无杂质， 杂质来源于自掺杂效应 假设2：衬底杂质无逸出（或认为衬底 未掺杂） 界面杂质叠加的数学表达式为 自掺杂外延层杂质浓度分布 34 “+”对应n/n（p/p） “-”对应p/n（n/p） (cm-1)由实验确定。 与掺杂剂、化学反应、 反应系统，及生长过程 等因素有关: As比B和P更易蒸发; SiCl4反应过程中的要 比SiH4的小; 边界层越厚，就越大 。 35 互（外）扩散效应，指在衬底中的 杂质与外延层中的杂质在外延生长 时互相扩散，引起衬底与外延层界 面附近的杂质浓度缓慢变化的现象 。 不是本征效应，是杂质的固相扩散 带来。

12、 若杂质扩散速率远小于外延生长速 率，衬底中的杂质向外延层中扩散 ，或外延层中杂质向衬底中的扩散 ，都如同在半无限大的固体中的扩 散。 当衬底和外延层都掺杂时，外延层 中最终杂质分布为： 36 “+”对应n/n（p/p） “-”对应p/n（n/p） 杂质再分布综合效果示意图 37 降低外延温度，p-Si采用SiH2Cl2；或SiH4， 但这对As的自掺杂是无效。 重掺杂的衬底，用轻掺杂的硅来密封其底面 和侧面，减少杂质外逸。 低压外延可减小自掺杂，这对砷，磷的效果 显著，对硼的作用不明显。 用离子注入的埋层来降低衬底表面的杂质浓 度。可在埋层或衬底上先生长未掺杂的薄膜 来避免衬底中的杂质外逸，

13、再原位掺杂。 38 立式和桶式外延装置示意图 气相外延设备 39 低压外延 选择外延 SOI技术 40 基于不同的应用目的，气相外延发展出多 样化的外延技术： 目的：减小自掺杂效应 压力：1*1032*104Pa 原因： 低压气体扩散速率快，衬底逸出杂质可快速穿过边界 层被排除反应室,重新进入外延层机会减小； 停止外延时，气体易清除，多层外延时缩小了过渡区 ， 温度影响 随压力降低而减小，生长外延层温度下限 也降低。 问题：易泄漏，对设备要求提高；基座与衬底间温 差大；基座、反应室在减压时放出吸附气体；外延 生长温度低等，带来外延层晶体完整性受到一定影 响。 41 如何实现？ 根据硅在绝缘体上

14、很难核化成膜的特性，在硅表面的特定 区域生长外延层而其它区域不生长的技术。 外延生长晶粒成核速度 SiO2Si3N4Si Cl或HCl作用： 利用氧化物表面的高清洁性和源中存在足够的Cl或HCl提高 原子的活动性，以抑制气相中和掩蔽层表面处成核；Cl，选择 性，因为HCl可将在氧化物表面形成的小团的硅刻蚀掉； 种类： 1.以Si为衬底，以SiO2或Si3N4为掩膜，在暴露的硅窗口内 生长外延； 2.或在暴露的硅窗口内生长外延，在掩膜生长Poly-Si； 42 注意：窗口侧壁的生长速率不规则性 导致边缘和中心生长速率差别的问题 ； 晶面取向不同导致的生长特性差别. 43 SOI (Silicon

15、 on Insulator)是指在绝缘层上 异质外延硅得到的材料。 SOI电路是介质隔离，寄生电容小，使得速 度快、抗幅射能力强、抑制了CMOS电路 的闩锁。 目前一些高速、高集成度薄膜集成电路就 采用的SOI材料。 44 注意：缺陷问题 45 SOI的结构特点是在有源层和衬底层之间 插入埋氧层来隔断二者的电连接。 SOI和体硅在电路结构上的主要差别在于 ：硅基器件或电路制作在外延层上，器件 和衬底直接产生电连接，高低压单元之间 、有源层和衬底层之间的隔离通过反偏PN 结完成，而SOI电路的有源层、衬底、高低 压单元之间都通过绝缘层完全隔开，各部 分的电气连接被完全消除。 46 SDB (Silicon Direct Bonding)直接键合与背 面腐蚀BE（Back Etching）技术 SIMOX (Separating by Implanting Oxide ) 氧注入隔离 Smart Cut智能切割 ELTRAN (Epitaxy Layer Transfer)外延层转 移 目前最常用技术 47 SOS 是SOI中的一种，衬底是蓝宝石(- Al2O3) ，或尖晶石(MgO.Al2O3) 蓝宝石和尖晶石是良好的绝缘体，以它们作 为衬底外延生长硅制作集成电路，可以消除 集成电路元器件之间的相互作用，不但可以 减少漏电流和寄生电容，增强抗辐射能力和 降低功耗，还可以提高集成