《数字逻辑欧阳星明第四版第六章异步时序逻辑电路汇编》由会员分享，可在线阅读，更多相关《数字逻辑欧阳星明第四版第六章异步时序逻辑电路汇编（86页珍藏版）》请在金锄头文库上搜索。
1、第六章 异步时序逻辑电路 第 六 章 异 步 时 序 逻 辑 电 路 第六章 异步时序逻辑电路 6.1 异步时序逻辑电路的特点和分类 6.1.1 特点 1、电路不存在统一的时钟脉冲； 2、电路状态的改变，直接依赖于输入信号的变化； 6.1.2 分类 1、根据输入信号的形式 （1）脉冲型 （2）电平型 2、根据输出信号的依从关系 （1）Mealy型 （2）Moore型 第六章 异步时序逻辑电路 6.2 （脉冲）异步时序逻辑电路 6.2.1 脉冲异步时序逻辑电路的结构模型 引起触发器状态变化的脉冲信号是由输入端直接提供的 。 第六章 异步时序逻辑电路 脉冲信号的约束条件： （1）输入脉冲的宽度必须
2、保证触发器可靠翻转; （2）输入脉冲的间隔必须保证前一个脉冲引起的电路响 应完全结束后，后一个脉冲才能到来; （3）不允许两个或两个以上输入端同时出现脉冲。 客观上，两个或两个以上脉冲不可能准确地“同时”！ 第六章 异步时序逻辑电路 6.2.2 脉冲异步时序逻辑电路的分析 分析的方法和步骤 （1）看清电路，写出方程 输出方程激励方程 次态方程时钟方程（异步时序电路） （2）列出状态真值表 （3）做出状态表、状态图 （4）功能描述：文字描述或时序图 （5）检查能否自启动 自启动(自校正)能力：指当电源合上后，无论电路 处于何种状态，均能自动进入有效计数循环。否则 称无自启动能力。 第六章 异步时
3、序逻辑电路 例6.1 分析下图所示脉冲异步时序逻辑电路，指出该电 路功能。 & 解:该电路由两个J-K 触发器和一个与门组成， 有一个输入端x和一个输 出端Z，输出是输入和状 态的函数，属于Mealy型 脉冲异步时序电路。 写出方程 第六章 异步时序逻辑电路 （2）状态真值表 现态激励函数时钟次态 y2y1J2K2J1K1cp2cp1y2n+1y1n+ 1 00 01 10 11 第六章 异步时序逻辑电路 （3）状态表、状态转换图 现态y2n+1y1n+1/Z y2 y1x=10 0 00 1/0 0 11 0/0 1 01 1/0 1 10 0/0 0001 1011 0/0 0/0 0/0
4、 0/0 1/0 1/0 1/0 1/1 x/Z 第六章 异步时序逻辑电路 （4）功能描述（文字描述、波形图） x y1 y2 Z 该电路是一个模4加1计数器， 当收到第四个输入脉冲时，电路产生一个进位输出脉冲。 EWB仿真实验（6-1） 第六章 异步时序逻辑电路 例6.2 分析下图所示脉冲异步时序逻辑电路，指出该电路功 能。 解：由电路可知，CP1=CP3=CP，CP2=Q1。 第六章 异步时序逻辑电路 （1） 写出方程 （2）状态真值表 Q3Q2Q1Q3n+1Q2n+1Q1n+1cp3cp2cp1 000 001 010 011 100 101 110 111 第六章 异步时序逻辑电路 （
5、3）状态转换图 110 000001010 011 100 101 111 第六章 异步时序逻辑电路 （4）功能描述（文字描述、波形图） EWB仿真实验（6-2） 异步五进制递增计数器，且具有自启动能力。 第六章 异步时序逻辑电路 例6.3 分析下图所示脉冲异步时序逻辑电路，指出该电路功 能。 第六章 异步时序逻辑电路 （1） 写出方程 （2）状态真值表 Q3Q2Q1Q3n+1Q2n+1Q1n+1cp3cp2cp1 000001 001010 010011 011100 100101 101000 110111 111000 第六章 异步时序逻辑电路 （3）状态转换图 110 00000101
6、0011 100 101111 （4）功能描述（文字描述、波形图） 异步六进制递增计数器，且具有自启动能力。 EWB仿真实验（6-3） 第六章 异步时序逻辑电路 一、方法与步骤 方法: 脉冲异步时序逻辑电路设计的方法与同步时序 逻辑电路设计大致相同，主要应注意两个问题。 由于不允许两个或两个以上输入端同时为1（用1表示 有脉冲出现），设计时可以作如下处理： 当有多个输入信号时，只需考虑多个输入信号中仅一 个为1的情况； 在确定激励函数和输出函数时，可将两个或两个以上 输入同时为1的情况作为无关条件处理。 当存储电路采用带时钟控制端的触发器时，触发器的 时钟端应作为激励函数处理。设计时通过对触发
7、器的时钟端 和输入端综合处理，有利于函数简化。 6.1.3 脉冲异步时序逻辑电路的设计 第六章 异步时序逻辑电路 步骤 设计过程与同步时序电路相同，具体如下： 形成原始状态图 状态化简 状态编码 画逻辑电路图 确定激励函数 和输出函数 第六章 异步时序逻辑电路 二、举例 例1 用T触发器作为存储元件，设计一个异步模8加1计数 器，电路对输入端x出现的脉冲进行计数，当收到第八个脉冲 时，输出端Z产生一个进位输出脉冲。 解 由题意可知，该电路模型为Mealy型。由于状态数目 和状态转换关系非常清楚，可直接作出二进制状态图和状态表 。 作出状态图和状态表 设电路初始状态为“000”，状态变量用y2、
8、y1、y0表示， 可作出二进制状态图如下。 x/z 101 1/01/0 第六章 异步时序逻辑电路 相应二进制状态表为： 0 0 0 0 0 1 / 0 0 0 1 0 1 0 / 0 0 1 0 0 1 1 / 0 0 1 1 1 0 0 / 0 1 0 0 1 0 1 / 0 1 0 1 1 1 0 / 0 1 1 0 1 1 1 / 0 1 1 1 0 0 0 / 1 现态次态y2n+1y1n+1y0n+1 /输出Z y2 y1 y0 x = 1 第六章 异步时序逻辑电路 确定激励函数和输出函数 假定状态不变时，令相应触发器的时钟端为0，输入端T 任意；而状态需要改变时，令相应触发器的时
9、钟端为1(有脉冲 出现)，T端为1。 根据状态表，可得到x为1时激励函数和输出函数真值表： y2 y1 y0 0 d 0 d 1 10 0 d 1 1 1 10 0 d 0 d 1 10 1 1 1 1 1 10 0 d 0 d 1 10 0 d 1 1 1 10 0 d 0 d 1 10 1 1 1 1 1 11 输入脉冲 x 现 态激励函数 输 出 C2 T2 C1 T1 C0 T0 Z 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 次 态 y2(n+1)y1(n+1) y0(n+1) 0 0 1 0 1 0
10、 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 第六章 异步时序逻辑电路 根据激励函数和输出函数真值表，并考虑到x为0时(无脉 冲输入, 电路状态不变) ，可令各触发器时钟端为0，输入端 T随意。可得到简化后的激励函数和输出函数表达式如下： C2 = xy1y0 ； T2 = 1 C1 = xy0 ； T1 = 1 C0 = x ； T0 = 1 Z = xy2y1y0 第六章 异步时序逻辑电路 画出逻辑电路图 根据激励函数和输出函数表达式，可画出实现给定要求的 逻辑电路如下图所示。 第六章 异步时序逻辑电路 例2 设计一个异步三位二进制加法计算器。 解：设Q3Q2Q
11、1 000001010011100101110111 由计数规律说明电路的组成 Q1：每来一个时钟脉冲状态翻转一次。 J1=K1=1，cp1=cp Q2：当Q1由10时， Q2的状态翻转一次。 J2=K2=1，cp2= Q1 Q3：当Q2由10时， Q3的状态翻转一次。 J3=K3=1，cp3= Q2 第六章 异步时序逻辑电路 EWB仿真实验（6-4） 第六章 异步时序逻辑电路 例3 设计一个异步三位二进制减法计算器。 解：设Q3Q2Q1 111110101100011010001000 由计数规律说明电路的组成 Q1：每来一个时钟脉冲状态翻转一次。 J1=K1=1，cp1=cp Q2：当Q1
12、由01时， Q2的状态翻转一次。 J2=K2=1，cp2= Q1 Q3：当Q2由01时， Q3的状态翻转一次。 J3=K3=1，cp3= Q2 第六章 异步时序逻辑电路 EWB仿真实验（6-5） 思考题：用D触发器设 计三位二进制异步加法 计数器。 第六章 异步时序逻辑电路 同步二进制计数器（三位二进制） （1）加法 000001010011100101110111 Q3Q2Q1，cp3=cp2=cp1=cp 第六章 异步时序逻辑电路 EWB仿真实验（6-6） 第六章 异步时序逻辑电路 （2）减法 111110101100011010001000 Q3Q2Q1，cp3=cp2=cp1=cp 第
13、六章 异步时序逻辑电路 EWB仿真实验（6-7） 第六章 异步时序逻辑电路 作业3.15 第六章 异步时序逻辑电路 6.2.1 概述 前面所述同步时序电路和脉冲异步时序电路有两个共同 的特点： 电路状态的转换是在脉冲作用下实现的； 电路对过去输入信号的记忆由触发器的状态体现。 6.2 电 平 异 步 时 序 逻 辑 电 路 第六章 异步时序逻辑电路 事实上，对上述特点可进一步理解如下： 脉冲信号只不过是电平信号的一种特殊形式。 电路中的触发器，不管是哪种类型，都是由逻辑门加反 馈回路构成的。 将上述两个特点一般化，便可得到时序逻辑电路中更具 一般性的另一类电路电平异步时序逻辑电路。 第六章 异
14、步时序逻辑电路 一、 电平异步时序逻辑电路的结构特点 结构框图 图中： x1， xn：外部输入信号； Z1，Zm：外部输出信号； Y1，Yr：激励状态； y1，yr：二次状态； t1，tr：反馈回路中 的时间延迟。 第六章 异步时序逻辑电路 组成 电平异步时序逻辑电路可由逻辑门加反 馈组成。 逻辑方程 电路可用以下逻辑方程组描述： Zi = fi(x1,xn,y1,yr) i=1,m Yj = gj(x1,xn,y1,yr) j=1,r yj(t+tj) = Yj(t) 例如：用“或非”门构成的R-S触发器 。 第六章 异步时序逻辑电路 电平异步时序逻辑电路的特点 电平异步时序电路具有如下特点
15、： 电路输出和状态的改变是由输入信号电位的变化直接 引起的，工作速度较高； 电路的二次状态和激励 状态仅仅相差一个时间延迟。 二次状态y是激励状态Y经过 延迟t后的“重现”。 第六章 异步时序逻辑电路 输入信号的一次变化可能引起二次状态的 多次变化。 电路在状态转换过程中存在稳定状态和 非稳定状态。 稳 定 状 态： Y=y 非稳定状态 ：Yy 第六章 异步时序逻辑电路 输入信号的约束 (1)不允许两个或两个以上输入信号同时发生变化。 (2)输入信号变化引起的电路响应必须完全结束后,才允 许输入信号再次变化。换句话说，必须使电路进入稳定状态 后，才允许输入信号发生变化。 00 01 10 11 （不允许 ） 例如 ， 第六章 异步时序逻辑电路 二 . 电平异步时序逻辑电路的描述方法 2. 流程表 流程表：是一种以卡诺图的格式反映电路输出信号、激 励状态与电路输入信号、二次状态之间关系的一种表格。 1用逻辑方程描述 电路可用以下逻辑方程组描述： Zi = fi(x1,xn,y1,yr) i=1,m Yj = gj(x1,xn,y1,yr) j=1,r yj(t+tj) = Yj(t) 第六章 异步时序
