《常用组合逻辑功能器件()》由会员分享，可在线阅读，更多相关《常用组合逻辑功能器件()（44页珍藏版）》请在金锄头文库上搜索。
1、* 1 第四章 常用组合逻辑功能器件 4.1 编码器 4.3 数据选择器 4.2 译码器 4.4 用中规模集成电路（MSI）进行 组合逻辑电路的设计 4.5加法器 4.6 组合可编程逻辑器件 * 2 第四章 常用组合逻辑功能器件 4 常用组合逻辑功能器件 主要内容及基本要求 1.掌握编码器、译码器的功能及其应用 2.掌握数据选择器、加法器的功能及其应用 3.学会阅读MSI(中规模集成电路)的功能表 4.掌握以MSI为组件电路的分析、设计方法 * 3 第四章 常用组合逻辑功能器件 器件说明 1.信号分组 （1）输入信号 （2）输出信号 （3）输入使能信号 （4）输出使能信号 （5）输出指示信号
2、2.高/低有效电平 （1）输入：器件完成功能时1/0有效 （2）输出：原码/反码输出 * 4 第四章 常用组合逻辑功能器件 4.1 编码器 4.4.1 4.1.1 编码器 (Encoder)的概念与分类 如：数字8 可以用8421BCD码中用1000表示 编码器：具有编码功能的逻辑电路。 4-2编码器：将输入的4个状态编成2位二进制数码输出8-3编码器：将输入的8个状态编成3位二进制数码输出 BCD编码器：将10个输入编成4位8421BCD码输出 编码：用二进制代码来表示某一对象或信号的过程 n位二进制代码最多可以表示2n个信号 编码器的分类：普通编码器和优先编码器。 * 5 第四章 常用组合
3、逻辑功能器件 4.1.2 集成电路编码器 1. 优先编码器CD4532示意图、引脚图 2. 优先编码器CD4532逻辑功能表 3. 优先编码器CD4532的应用 常用集成编码器有CMOS（74HC147，74HC148）等。 *4. 优先编码器74HC147的应用 * 6 第四章 常用组合逻辑功能器件 I0 I1 I2 I3 I4 I5 I6 I7 EO CD4532 EI Y0 Y1 Y2 GS 示意框图 1.优先编码器CD4532的示意框图、引脚 图 高低 优先级 * 7 第四章 常用组合逻辑功能器件 引脚图 * 8 第四章 常用组合逻辑功能器件 2.优先编码器CD4532的逻辑功能表 输
4、输 入输输 出 EI01234567Y2Y1Y0GSEO LLLLLL HLLLLLLLLLLLLH HHHHHHL HHLHHLHL HHLLHLHHL HHLLLHLLHL HHLLLLLHHHL HHLLLLLLHLHL HHLLLLLLLLHHL HHLLLLLLLLLLHL EI=0，电路不工作，GS = EO =0， Y2 Y1 Y0 =000 EI=1，电路工作，无有效高电平输入， Y2 Y1 Y0 =000， GS = 0，EO=1 ； EI=1，电路工作，输入07有高电平输入时， Y2 Y1 Y0为07的编码输出，GS =1 ， EO =0。 * 9 第四章 常用组合逻辑功能
5、器件 由功能表知： (1)70为状态信号输入端，高电平有效，7的优先 级别最高，0的级别最低； (2)Y2Y1Y0 为代码输出端，Y2为最高位； (3)EI为使能(允许)输入端，高电平有效，当E1=1时 ，电路允许编码；当EI=0时，电路禁止编码， 输出Y2Y1Y0均为低电平； (4)EO和GS为使能输出端和标志输出端，主要用于 级联和扩展。 * 10 第四章 常用组合逻辑功能器件 3. 优先编码器CD4532的应用 例4.1.1 如果要从CD4532输出端依次得到 001,100,111,010,如何控制输入端？ I0 I1 I2 I3 I4 I5 I6 I7 EO CD4532 EI Y0
6、 Y1 Y2 GS 高低 优先级 * 11 第四章 常用组合逻辑功能器件 4.2 译码器 4.4.2 D1 CS & D2 CS & D3 CS & D4 CS & BUS 译码器 计 数 器 * 12 第四章 常用组合逻辑功能器件 译码 ： 二进制译码器74x138 二十进制译码器74HC42 显示译码器 译码器的分类： 译码是编码的逆过程，即将某个二进 制码翻译成特定的信号，即电路的某种状态 。 4.2.1 译码器的概念与分类 译码器 ：具有译码功能的逻辑电路称为译码器 。 4.2 译码器 * 13 第四章 常用组合逻辑功能器件 4.2.2 集成电路译码器 3 个 输 入 端 3 个 控
7、制 端 8 个 输 出 端 1. 74138集成译码器* 3线8线译码器 A0 A1 A2 G1 G2A G2B 1 1 1 1 1 1 & & & & & & & & Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 & * 14 第四章 常用组合逻辑功能器件 A0 A1 A2 74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B 示意图 1)输入A2、A1、A0 2)输出信号Y7Y0低电平有效 3)G1、G2A和G2B3个使能输入 端，取值1，0，0译码器处于 工作状态 ； 否则Y7Y0都输出高电平 * 15 第四章 常用组合逻辑功能器件 引脚图 1 2 3
8、4 5 6 7 8 9 10 11 12 13 14 15 16 A0 A1 A2 G2A G2B G1 Y7 GND VCC Y1 Y2 Y3 Y4 Y5 Y6 Y0 * 16 第四章 常用组合逻辑功能器件 表4.2.2 74138集成译码器功表能 输 入输 出 G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7 HHHHHHHHH XHHHHHHHHH LHHHHHHHH HLLLLLLHHHHHHH HLLLLHHLHHHHHH HLLLHLHHLHHHHH HLLLHHHHHLHHHH HLLHLLHHHHLHHH HLLHLHHHHHHLHH HLLHHLHHHHHHLH
9、HLLHHHHHHHHHHL 一个3线8线译码器能产生三变量函数的全部最小项的反变量。 基于这一点用该器件能够方便地实现三变量逻辑函数。 作分配器 * 17 第四章 常用组合逻辑功能器件 2、74138集成译码器的应用 （1）实现函数设计组合电路（必考） （2）功能扩展 n-2n 线二进制译码器能产生输入变量的全部最小 项的反变量，而任一组合逻辑函数总能表示成最小项之 和的形式，所以，由二进制译码器加上简单门电路即可 实现任何输入变量小于n组合逻辑函数。 写出函数的最小项表达式，并进行适当变换。 画出用二进制译码器和门电路实现这些函数的接线图。 步骤： MSI电路设计 * 18 第四章 常用组
10、合逻辑功能器件 例 4. 2. 1 A B C A2 A1 A0 74138 & F +5V G1G2A G2B 74138工作条件 ：G1=1，G2A=G2B=0 用一个3线8线译码器实现函数 B =A F = Y0 Y2 Y7 Y1 CBACBA+ * 19 第四章 常用组合逻辑功能器件 三人表决真值表 74LS138 MULTISIM演示 experiment * 20 第四章 常用组合逻辑功能器件 编码器与译码器小结 编码器是将2n个分离的信息代码以n个二 进制码来表示。译码器则是将代码状态的 特定含义翻译出来的电路。 两者常用于影音压缩或通讯方面，以达 到精简传输量的目的。 提高传输
11、效率 编码器 压缩电路 译码器 解压缩电路 * 21 第四章 常用组合逻辑功能器件 4.3 数据选择器 4.4.3 从一组数据中选择一路信号进行传输的电路 ，称为数据选择器。 控制信号 输入信号 输出信号 数据选择器类似一个多投开关。选择哪一路信 号由相应的一组控制信号控制。 A0A1 D3 D2 D1 D0 W * 22 第四章 常用组合逻辑功能器件 4.3.1 集成电路数据选择器74LS151 D7 W Y EN 74LS151 D6 D5 D4 D3 D2 D1 D0 CBA 74LS151功能框图 8路数据 输入端 3个地址 输入端 1个使能 输入端 2个互补 输出端 * 23 第四章
12、 常用组合逻辑功能器件 74LS151引脚图 * 24 第四章 常用组合逻辑功能器件 当EN=0时，Y的表达式 为: 当EN=1时，Y=0 。无 效输出 输输 入输输 出 使 能 选选 择择 YW ENCBA HXXXLH LLLLD0 LLLHD1 LLHLD2 LLHHD3 LHLLD4 LHLHD5 LHHLD6 LHHHD7 表4.3.2 74LS151的功能表 74151 MULTISIM演示 * 25 第四章 常用组合逻辑功能器件 数据选择器组成逻辑函数产生器（作用同74138） 当EN=0时：输出Y的表达式为: 合适地设置Di ，就可得到相应 的函数。 D7 W Y EN 74L
13、S151 D6 D5 D4 D3 D2 D1 D0 CB A 0 4.3.2 数据选择器74LS151的应用 * 26 第四章 常用组合逻辑功能器件 将函数变换成控制地址信号的输入变量的最小项表达式 将使能端EN接低电平 输入变量控制地址信号 得出D0D7取值，连线 比较逻辑函数与数据选择器输出的表达式 用n位地址输入的数据选择器，可以产生任 何一种输入变量数不大于n+1的组合逻辑函数 * 27 第四章 常用组合逻辑功能器件 例4.3.1 试用8选1数据选择器74LS151产生逻辑函数 比较L和Y的表达式， 显然当D3=D5=D6=D7=1， D0=D1=D2=D4=0时， 74LS151的输
14、出即为逻辑函数L 。 解 ： C B A * 28 第四章 常用组合逻辑功能器件 例4.3.2 试用8选1数据选择器74LS151产生逻辑函数 解 ： D7 W Y EN 74LS151 D6 D5 D4 D3 D2 D1 D0 CB A 0 比较L和Y的表达式， 显然当D3=W，D5=W， D0=D1=D2=D4= D6= D7= 0时 ， 74LS151的输出即为逻辑函数L。 * 29 第四章 常用组合逻辑功能器件 4.4 用中规模集成电路（MSI ）进行组合逻辑电路的设计 一、优点： 电路体积小，连线少，可靠性高，工作量小。 二、设计步骤： 1、逻辑抽象，列真值表 2、写出逻辑表达 3、
15、将真值表或表达式与MSI器件的作“对比” 4、根据“对比”结果画出逻辑图 * 30 第四章 常用组合逻辑功能器件 若两者形式完全相同，用这种MSI直接实现。 若组件函数式更丰富，则可将多出的输入变量 和乘积项适当处理，也可以较方便地得到所需要 的逻辑式。 若组件的函数式是所要产生的逻辑式的一部分 ，可以通过扩展方法得到所需逻辑式。 扩展方法 用使能端或其它输入端扩展， 适当加其他门； 采用多片组件进行适当连接。 “对比”可能出现的情况： 138应用 * 31 第四章 常用组合逻辑功能器件 MSI设计： 1、实现函数：(对比表达式) （1）译码器74138：将译码器各最小项输出送入门电路 ；可实现多输出逻辑函数 （2）选择器74LS151：比较逻辑函数与数据选择器输出 的表达式，确定各输入端；产生单输出逻辑函数 2、功能扩展：74148扩展成16线-4线编码器； (对比功能表) 74138扩展成4线16线译码器； 74LS151扩展成16选1数据选择器。 3、功能变换：74138构成数据分配器。 (对比功能表) * 32 第四章 常用组合逻辑功能器件 =1 & A B S C CO S C A BC=AB 半加器逻辑图 半加器逻辑符号 真值表 A B S 0 0 0 0 1 1 1 0 1 1 C 0 0 1 0 0 1 1.半加器 不考虑低位的进位，将两个1位二进制数相加，
