嵌入式第4章.

《嵌入式第4章.》由会员分享，可在线阅读，更多相关《嵌入式第4章.（126页珍藏版）》请在金锄头文库上搜索。

1、1 第4章 基于S3C2410的硬件电路设计 4.1 基于微处理器的嵌入式系统的硬件设计 4.2 存储系统的分析与设计 4.3 通用I/O接口的设计 4.4 人机交互接口 练习题 第4章 基于S3C2410的硬件电路设计 2 第4章 基于S3C2410的硬件电路设计 4.1 基于微处理器的嵌入式系统的硬件设计 因为嵌入式系统通常是针对某个特定的应用而设计的专用 系统，它不是像PC那样的通用系统，所以对于嵌入式系统的 硬件设计，通常需要根据应用的需求来进行设计，做到好用、 够用即可，在满足特定应用的基础上，无须像通用系统那样去 追求更高的速度或更多的功能。 3 第4章 基于S3C2410的硬件电

2、路设计 4.1.1 微处理器芯片选型的一般原则 目前嵌入式处理器的型号越来越多，尤其以ARM处理器 为甚，在选择以ARM为基础来开发嵌入式系统时，首要的任 务就是要选择一款合适的ARM处理器。下面是在选择ARM处 理器时需要考虑的几个问题。 4 第4章 基于S3C2410的硬件电路设计 1MMU支持 对于采用操作系统的应用，一些操作系统(如WinCE、 Linux等)需要MMU(内存管理单元)的支持才可正常运行，所以 在需要使用这些操作系统时，应注意所选的ARM处理器是否 具有MMU。例如基于ARM720T、ARM920T、ARM922T、 ARM946T、Strong-ARM等核的处理器具有

3、MMU，可以为那 些需要MMU的操作系统正常运行提供一个必要条件；又如基 于ARM720TDMI核的处理器不具有MMU，那么在采取的操作 系统需要MMU支持的条件下，该类处理器在选型时就应被排 除在外。 对于S3C2410，其内核为ARM920T，带有MMU，因此可 以用于运行WinCE、Linux操作系统。 5 第4章 基于S3C2410的硬件电路设计 2工作频率 工作频率是衡量处理器性能高低的一个重要指标。虽然在 嵌入式硬件设计上并不提倡一味追求高速度，但也要满足应用 实时性或者快速响应时间的要求，即要在规定的时间内完成指 定的工作。因此，必须对具体应用的性能需求进行评估，然后 根据评估结

4、果确定处理器的工作频率。 6 第4章 基于S3C2410的硬件电路设计 对于ARM处理器，ARM7系列处理器的典型处理能力为 0.9 MIPS/MHz，工作频率一般为20133 MHz；ARM9系列处 理器的典型处理能力为1.1 MIPS/MHz，工作频率常见为 100233 MHz；ARM10系列处理器的工作频率可高达700 MHz。 S3C2410的典型工作频率为200 MHz，这对于运行Linux及 QT图形界面通常是能够满足要求的。 7 第4章 基于S3C2410的硬件电路设计 3功耗 一些电源受限的应用场合(如手持设备)，对器件的功耗是 非常敏感的。一方面功耗与处理器的性能有关，性能

5、越高，通 常功耗也越高；另一方面，和处理器所采用的节能技术有关， 如通过先进的电源管理技术来达到节能的目的。 S3C2410是一款专门针对手持设备而设计的低功耗处理器 ，具有多种电源使用模式以便节约能量消耗，另外，根据实际 应用，还可通过降低其工作频率来达到节能的目的。 8 第4章 基于S3C2410的硬件电路设计 4外围接口及其他扩展功能 处理器通常需要通过各种接口与其他外设协同才能组成一 套完整的系统，目前的ARM处理器通常是以SOC(片上系统)的 形式出现的，即一个芯片包含了整个系统所需的各种功能，这 样，对于片内已有的资源(接口等)，用户就可以直接拿来用， 而无需再自行进行设计，极大地

6、方便了产品的开发，对于产品 的小型化也起到了很大的帮助。 另外，一些处理器本身就是根据特定的应用(如视频编/解 码、网络应用等)来设计的，而且处理器针对这些应用做出了 很多的优化，所以在符合应用要求的时候，可优先考虑采用这 类专用处理器。 9 第4章 基于S3C2410的硬件电路设计 S3C2410提供了丰富的片上功能： (1) 微控制器的工作电压为内部1.8 V、存储器3.3 V、外部 I/O 3.3 V，并具有16 KB I-Cache/16 KB D-Cache及MMU； (2) 外部存储控制器(SDRAM控制及片选信号)； (3) LCD控制器(支持高达4 K色的STN及256K色的T

7、FT)具 有1-ch LCD专用DMA； (4) 4-ch具有外部请求引脚的DMA； (5) 3-ch UART/2-ch SPI； (6) 1-ch multi-master IIC-总线/1-ch IIS总线控制器； (7) SD主机接口； 10 第4章 基于S3C2410的硬件电路设计 (8) 2-port USB 主机接口/1-port USB设备接口(ver. 1.1)； (9) 4-ch PWM定时器及1-ch内部定时器； (10) 看门狗定时器； (11) 117个GPIO引脚/24-ch外部中断源； (12) 电源控制普通、慢速、休眠及关闭； (13) 8-ch 10-bit

8、ADC及触摸屏接口； (14) 具有日历功能的RTC； (15) 具有PLL的片上时钟发生器。 11 第4章 基于S3C2410的硬件电路设计 5其他需要考虑的因素 对于实际的产品，还要考虑处理器的应用场合(如民用、 工业、军事等)、工作条件(如工作温度等)、机械尺寸和成本价 格等。 12 第4章 基于S3C2410的硬件电路设计 4.1.2 多路时钟电路的设计 S3C2410处理器内部集成时钟控制单元，通过外部输入的 时钟源，生成系统所需的各种时钟。S3C2410支持多种时钟源 ，时钟源又可分为两种：一种是供系统工作使用，频率较高， 时钟控制单元通过该时钟源生成系统工作所需要的各种时钟； 另

9、一种是供RTC(实时时钟)使用，主要用于记录日期、时间等 信息。对于后者，只需为S3C2410提供一块32.768 kHz的晶体 即可。下面主要说明前一种时钟电路的设计。 13 第4章 基于S3C2410的硬件电路设计 S3C2410内部的时钟控制单元可以产生所需的各种时钟信 号，包括用于CPU的FCLK、用于AHB总线外围的HCLK以及 用于APB总线外围的PCLK。S3C2410内部有两个PLL (锁相环)：一个用于FCLK、HCLK和PCLK，另一个用于USB 模块(48 MHz)。时钟控制单元可以在不使用PLL的情况下产生 慢速时钟，并可通过软件控制时钟信号与外围模块的通断来减 少电能

10、消耗。 14 第4章 基于S3C2410的硬件电路设计 从图4-1所示的时钟控制单元框图我们可以看到，主时钟 源由外部的无源晶体(XTIpll)或外部的有源晶振(EXTCLK)引入 。在使用晶体时，时钟控制单元内部为其提供了一个振荡电路 (OSC)，以便产生所需的时钟信号。在硬件系统设计时，可以 选择只使用晶体或只使用晶振来为整个系统提供时钟源，也可 以由晶体和晶振为不同的时钟信号分别提供时钟源。时钟源的 选择可以通过模式控制引脚(OM3和OM2)来设定。OM3:2的 状态与时钟源选择的关系可参考表4-1。S3C2410在nRESET的 上升沿读取OM3:2的状态。 15 第4章 基于S3C2

11、410的硬件电路设计 图4-1 时钟控制单元框图 16 第4章 基于S3C2410的硬件电路设计 17 第4章 基于S3C2410的硬件电路设计 下面给出两个S3C2410与主时钟源连接的例子，如图4-2所 示。 图4-2 主时钟源的例子 (a) X-TAL Oscillation(OM3:2=00)；(b) Extemal Clock Source(OM3:2=11) 18 第4章 基于S3C2410的硬件电路设计 4.1.3 电源电路的设计 S3C2410的电源管理功能可以通过软件来控制系统内的各 个时钟信号，以便于减少系统的电能消耗。与S3C2410相关的 有PLL、各种时钟信号(FCL

12、K、HCLK及PCLK)以及唤醒信号 ，图4-3所示为S3C2410内部的时钟信号分布。 因为S3C2410可以通过软件来控制系统内的各个时钟信号 ，所以为其规定了四种电源模式：NORMAL模式、IDLE模式 、SLOW模式和POWER_OFF模式，以备用在不同的情况。这 四种电源模式可以相互切换，但又要遵循一定的规则，而不能 任意地切换两种电源模式，如何在各个电源模式之间进行有效 的切换，可参照图4-4。 19 第4章 基于S3C2410的硬件电路设计 四种电源模式实际上就是不同时钟及电源状态的四种组合 方案，四种电源模式中对应的时钟及电源状态如表4-2所示。 在不同的使用状态下，合理采用适

13、当的电源模式可以有效地节 约电能消耗。 20 第4章 基于S3C2410的硬件电路设计 图4-3 S3C2410内部的时钟信号分布 21 第4章 基于S3C2410的硬件电路设计 图4-4 各个电源模式之间的有效切换 22 第4章 基于S3C2410的硬件电路设计 23 第4章 基于S3C2410的硬件电路设计 (1) NORMAL模式。在NORMAL模式，全部的外围及基 础模块(包括电源管理模块、CPU核、总线控制器、内存控制 器、中断控制器、DMA以及ExtMaster)都处于全速运行状态， 但是用于外围及特定模块的时钟是可以有选择地通过软件进行 关闭的，这样可以减少电能的消耗。 (2)

14、IDLE模式。在IDLE模式，用于CPU核的时钟信号，除 了总线控制器、内存控制器、中断控制器和电源管理模块，其 他单元的供电都将被停止。要退出IDLE模式，可以通过 EINT23:0或RTC中断或其他中断来实现(EINT在GPIO模块工 作时才可使用)。 24 第4章 基于S3C2410的硬件电路设计 (3) SLOW模式(Non-PLL模式)。在SLOW模式，可以通过 采用较慢的时钟频率，并排除PLL所消耗的电能，来减少电能 的消耗。此模式下，FCLK由输入时钟(XTIpll或EXTCLK)进行 n分频得到，而不使用PLL。其中分频比n由CLKSLOW 控制寄 存器中的SLOW_VAL以及

15、CLKDIVN控制寄存器来确定。 25 第4章 基于S3C2410的硬件电路设计 (4) POWER_OFF模式。该模式可用于断开内部模块的电 源，在该模式下，除了唤醒单元外，CPU及其他内部单元都没 有电能的消耗。要使用POWER_OFF模式需要两个相互独立的 电源：其中一个为唤醒单元供电；另一个则为包括CPU在内的 其他单元供电，且该电源可以被进行开/关控制。在 POWER_OFF模式下，为CPU及其他内部单元供电的电源将被 切断，而只保留对唤醒单元的供电。要从POWER_OFF模式中 唤醒系统，可以采用EINT15:0或RTC中断来实现。 26 第4章 基于S3C2410的硬件电路设计

16、1电源部分的设计 前面的四种电源模式，只有POWER_OFF模式涉及到电源 的通断问题，所以在进行电源设计时，除了考虑为系统工作提 供动力，还有就是对POWER_OFF模式进行考虑。 进入POWER_OFF模式以及从该模式唤醒的过程，主要为 一些寄存器的设置，这里不作详细的介绍，感兴趣的读者可参 考S3C2410手册中“时钟及电源管理”的相关内容。我们所关心 的是上面提及的两种电源的分配，从POWER_OFF模式唤醒所 需的条件，以及进入POWER_OFF模式后相关引脚的状态，以 便我们进行电源部分的设计。 27 第4章 基于S3C2410的硬件电路设计 2VDDi及VDDiarm的电源控制 在POWER_OFF模式下，VDDi和VDDiarm将通过PWREN 引脚控制而被关闭。如果PWREN信号为激活(H)状态，则 VDDi和VDDiarm将会有电源供应；如果PWREN信号为非激活 (L)状态，则VDDi和VDDiarm电源将会断开。 需要注意的是，在断开VDDi、VDDiarm、VD