指令系统及中断判优设计

上传人:我** 文档编号:115933964 上传时间:2019-11-15 格式:DOC 页数:23 大小:1.80MB
返回 下载 相关 举报
指令系统及中断判优设计_第1页
第1页 / 共23页
指令系统及中断判优设计_第2页
第2页 / 共23页
指令系统及中断判优设计_第3页
第3页 / 共23页
指令系统及中断判优设计_第4页
第4页 / 共23页
指令系统及中断判优设计_第5页
第5页 / 共23页
点击查看更多>>
资源描述

《指令系统及中断判优设计》由会员分享,可在线阅读,更多相关《指令系统及中断判优设计(23页珍藏版)》请在金锄头文库上搜索。

1、东北大学秦皇岛分校计算机与通信工程学院计算机组成原理课程设计专业名称班级学号学生姓名指导教师设计时间课程设计任务书专业:计算机与通信工程学院 学号: 学生姓名(签名): 设计题目:指令系统及中断判优设计一、设计实验条件综合楼808二、设计任务及要求1. 3号指令;2. 26号指令;3. 58号指令;4. 中断判优逻辑电路;5. 格雷码编码器。3、 设计报告的内容1. 设计题目与设计任务(设计任务书)题目:8位模型机设计指令系统及中断判优设计1、 指令系统设计:3、26、58号指令设计2、 模型机硬件设计:教材P267串行排队链路,但将设备地址改为0001、0010、00113、 逻辑电路设计:

2、格雷码编码器2. 前言(绪论)融会贯通计算机组成原理课程的内容,通过知识的综合运用,加深对计算机系统各个模块的工作原理及相互联系的认识;学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法,熟悉EDA的设计、模拟调试工具的使用,体会FPGA/CPLD技术相对于传统开发技术的优点;培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验。3、设计主体【系统设计】1、 模型机逻辑框图 (1)整机逻辑框图(2) 芯片引脚逻辑框图 (3)CPU逻辑框图2、 指令系统设计第3号指令: INC R? R?中内容自加1 指令格式:000010R? 操作码 R?选择00或01或10或11 第26号指

3、令: OR A, R? 累加器A“或”间址存储器的值 指令格式:011001XXR? 操作码 R?中存放的是操作数地址 第58号指令: CPL A 指令寄存器A 取反,再放入累加器A中 指令格式:111001A3、 微操作控制信号1、XRD :外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。2、EMWR:程序存储器EM写信号。3、EMRD:程序存储器EM读信号。4、PCOE:将程序计数器PC的值送到地址总线ABUS上(MAR)。5、EMEN:将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD 决是将DBUS数据写到EM中,还是从EM读出数据送到DBUS。6、IRE

4、N:将程序存储器EM读出的数据打入指令寄存器IR。7、EINT:中断返回时清除中断响应和中断请求标志,便于下次中断。8、ELP:PC打入允许,与指令寄存器IR3、IR2位结合,控制程序跳转。9、FSTC:进位置1,CY=110、FCLC:进位置0,CY=011、MAREN:将地址总线ABUS上的地址打入地址寄存器MAR。12、MAROE:将地址寄存器MAR的值送到地址总线ABUS上。13、OUTEN:将数据总线DBUS上数据送到输出端口寄存器OUT里。14、STEN:将数据总线DBUS上数据存入堆栈寄存器ST中。15、RRD:读寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。16、R

5、WR:写寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。17、CN:决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。18、FEN:将标志位存入ALU内部的标志寄存器。19、WEN:将数据总线DBUS的值打入工作寄存器W中。20、AEN:将数据总线DBUS的值打入累加器A中。21-23: X2 X0 : X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 24-26: S2 S0 : S2、S1、S0三位组合决定ALU做何种运算。4、 指令执行流程编号助记符功能机器码周期总数CT节拍数微操作控制信号涉及的硬件1_FATCH_取指令000000XX10T2PCM

6、ARPCOE,MARENPC, MAR, EM, W , IRT1EMWEMEN,EMRD,WENT0WIRIRENPC + 13INC R?R?中内容自加1000010XX110T6ADBUSWX=100,S=111,WENA, DBUS, W, ALU, FT5R?DBUSALURRDT4R?+1FAEN,S=011T3FDBUSR?RWR,X=01126OR A, R?累加器A“或”间址存储器的值011001XX101T5R?DBUSMARRRD,MAREN,X=100R, MAR, EM, W, A,ALU, DBUST4EMALUEMRD,X=110T3ADBUSWA or R?AA

7、EN,WEN,X=011,S=00158CPL A累加器A取反再存入A中111001XX011T3not AAAEN,S=100A, ALU ADBUSWT6X=100,S=111,WENT5R?DBUSALURRDT4ALU+1FAEN,S=011T3FDBUSR?RWR,X=011第3号指令流程图T5R?DBUSMARRRD,MAREN,X=100T4EMALUEMRD,X=110AEN,WEN,S=001,X=011T3ADBUSWA or R?A 第26号指令流程图T3not AAAEN,S=110 第58号指令流程图5、 组合逻辑控制器设计:假设该模型机采用组合逻辑控制器,根据指令执

8、行流程,划分机器周期及节拍,安排操作时序表,写出每个控制信号的逻辑表达式PCMAR T0 EMW M0 T1 WIR,PC+1 T2 RDBUSMARADBUSW T0 M1EMALUR?DBUSALU T1 R?+1F M2 T0 not AAADBUSWA or R?AFDBUSR? T0 M3机器周期3号指令 INC R?26号指令 OR A, R?58号指令 CPL AcyA cyBcyAA cyBBcyA cyBcyAA cyBBcyA cyBcyAA cyBBM0000100100011M10110M210111011M3110011001100逻辑表达式cyAA=cyAcyB+c

9、yAcyBcyBB=cyBcyAA=cyBcyBB=cyAcyBcyAA=cyAcyBB=cyB时序图:控制信号M0M1M2M3T0T1T2T0T1T0T0PCOEALLMARENALLORSMENALLEMRDALLWENALLINCORORIRENALLX0INC,ORX1INC,ORORINC,ORX2ORINC,ORS0INCCPLS1INCINCS2INCORINCORRRDORINCAENORINCOR,CPLRWRINC6、 微程序控制器设计:假设该模型机采用微程序控制器,根据指令执行流程,安排微指令格式,为每条微指令安排微地址及下址,设计微地址修改逻辑。假设微指令采用水平格式,

10、操作控制字段采用直接表示法,后继微地址采用断点方式获得,采用T1、T2两级时序系统,T1取微指令,T2执行微指令并在此周期修改微地址形成后继微地址。设计本模型机的微指令命令及序号如下: 编号 微命令 编号 微命令 编号 微命令 编号 微命令 编号 微命令 1 RRD 2 RWR 3 OUTEN 4 STEN 5 ELP 6 PCOE 7 MAREN 8 EMEN 9 EMDR 10 EMWR 11 WEN 12 INT_CODE 13 ICEN 14 AEN 15 IREN 16 X0 17 X1 18 X2 19 S0 20 S1 21 S2操作控制字段占21位,模型机共有64条指令,用9位下址字段可表示512条微指令,判断字段4位,微指令格式如下图: 判断1 操作控制字段 21 22 字段 25 26 下址字段 34取址微程序:

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号