《任意进制计数器的构成以及时序逻辑电路设计.》由会员分享，可在线阅读，更多相关《任意进制计数器的构成以及时序逻辑电路设计.（89页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术基础 阎石主编（第五版） 信息科学与工程学院基础部 1 四、任意进制计数器的构 成方法 若已有N进制计数器（如74LS161)，现在要实现M 进制计数器 6.3.2 计数器 N N进制进制MM进制进制 任意进制计数器只能用已有的计数器芯片通过 外电路的不同连接方式实现，即用组合电路产生 复位、置位信号得到任意进制计数器。 【 】 内容 回顾 2 1. MN的情况 21 （2）当M为素数时，不能分解为M1和M2，采 用整体清0/整体置数方式。 首先将两片N进制计数器按串行进位方式或并行进 位方式联成NN M 进制计数器，再按照MN的置零 法和置数法构成M进制计数器。此方法适合任何M进
2、制 （可分解和不可分解）计数器的构成。 22 【例】用74160实现100进制计数器。 (1) 并行进位，M=100=10*10。 CLK 计数输入 进位输出 1 1 1 C 1 2 3 4 5 61112 131415 16177 89 10 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 23 【例】用74160实现100进制计数器。 (2) 串行进位，M=100=10*10。 CLK 计数输入 ？ 思考： 为什么进位端要加一个反相器？ 不加会有什么结果？ 1 1
3、 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 1 24 CLK 1 2 3 4 5 61112 131415 16177 89 101819 2021 C 为什么进位端要加一个反相器？不加会有什么结果？ 25 【例】用74160实现24进制计数器。 整体置零法 进位输 出CO M=24，在SM=S24=0010 0100 处反馈清零。 CLK 计数输入 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2
4、Q3 EP CLK 74160 ET RD LD C D0D1D2D3 1 1 26 CLK CO 1 2 3 4 5 61819 202122 2324 27 【例】用74160实现24进制计数器。 整体置数法 进位输 出CO CLK 计数输入 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 1 1 i=0, M=24，在Si+M-1=S23=0010 0011 处反馈置零。 28 【例】用74160实现24进制计数器。 整体置数法 进位输 出CO CLK 计数
5、输入 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 1 1 i=2, M=24，在Si+M-1=S25=0010 0101 处反馈置零。 1 29 【例】用74160实现63进制计数器。 整体置零法 进位输出 M=63，在SM=S63=0110 0011 处反馈清零。 CLK 计数输入 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3
6、 1 1 30 【例】用74160实现63进制计数器。 整体置数法 进位输出 CLK 计数输入 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 1 1 i=0, M=63，在Si+M-1=S62=0110 0010 处反馈置零。 31 【例】用74160实现63进制计数器。 整体置数法 进位输出 CLK 计数输入 1 Q 0 Q1Q2Q3 EP CLK 74160 ET RD LD C D0D1D2D3 Q 0 Q1Q2Q3 EP CLK 74160 ET RD
7、LD C D0D1D2D3 1 1 i=6, M=63，在Si+M-1=S68=0110 1000 处反馈置零。 1 32 【例】试利用置零法和置数法由两片74LS161 构成53进制加法计数器。 解：用整体法先将两片74LS161构成256进制（1616 进制），该256进制计数器实际为二进制计数器(28), 6.3.2 计数器 注意！ 故若由74LS161构成53进制计数器， 先要将53化成二进制数码， 再根据整体置数法或整体置零法实现53进制。 33 253 余 1 K0 26 2 余 0 K1 132 余 1 K2 6 2 余 0 K3 32 余 1 K4 1 转换过程： (53)D=
8、( )B 例：11 0101 商为0 2 余 1 K4 0 34 【例】试利用置零法和置数法由两片 74LS161构成53进制加法计数器。 解：若由74LS161构成53进制计数器，其构成的256进 制实际为二进制计数器(28),故先要将53化成二进制数码 6.3.2 计数器 （53)D（110101)B（0011 0101)B （1）整体置零法实现53进制。（M=53） 35 利用整体置零法由74LS161构成53进制加法计数器如图 所示。 实现从0000 0000到0011 0100的53进制计数器 十进制数53对应的二进制数为0011 0101 1 0 1 0 1 1 0 0 36 【例
9、】试利用置零法和置数法由两片 74LS161构成53进制加法计数器。 解：若由74LS161构成53进制计数器，其构成的256进 制实际为二进制计数器(28),故先要将53化成二进制数码 6.3.2 计数器 （53)D（110101)B（0011 0101)B （2）整体置数法实现53进制。(M=53) 37 利用整体置数法由74LS161构成53进制加法计数器如图 所示。 EP ET CLK D0D1D2D3 RD LD C Q1Q2Q3Q0 74LS161 EP ET CLK D0D1D2D3 RD LD C Q1Q2Q3Q0 74LS1611 CLK 计数脉冲 1 由74LS161构成的
10、53进制加法计数器 实现从0000 0000到0011 0100的53进制计数器 十进制数53对应的二进制数为0011 0101 0 0 1 0 1 1 0 0 38 【例】试利用置零法和置数法由两片 74LS161构成53进制加法计数器。 解：若由74LS161构成53进制计数器，其构成的256进 制实际为二进制计数器(28),故先要将53化成二进制数码 6.3.2 计数器 （53)D（110101)B（0011 0101)B （2）整体置数法实现53进制。(M=53) 39 利用整体置数法由74LS161构成53进制加法计数器如图 所示。 实现从0000 0010到0011 0110的53
11、进制计数器 十进制数54对应的二进制数为0011 0110 1 0 1 0 1 1 0 0 EP ET CLK D0D1D2D3 RD LD C Q1Q2Q3Q0 74LS161 EP ET CLK D0D1D2D3 RD LD C Q1Q2Q3Q0 74LS1611 CLK 计数脉冲 1 由74LS161构成的53进制加法计数器 1 40 D C1 Q Q D C1 QD C1 QD C1 Q CLK Q1Q2Q0 Q3 移位寄存器型计数器电路的一般结构 反 馈 逻 辑 电 路 D0 Q Q Q 其反馈电路的表达式为 移位寄存器型计数器的结构可表示为图所示的框图 形式。 6.3.2 计数器
12、环形计数器是反馈函数中最简单的一种，其D0=Q3 五 、移位寄存器型计数器 41 1.环形计数器（P305） 电路如图所示，将移位寄存器首尾相接，则在时 钟脉冲信号作用下，数据将循环右移。 6.3.2 计数器 42 设初态为Q0Q1Q2Q3=1000,则其状态转换 图为 6.3.2 计数器 注：此电路有几种无效循环，而且一旦脱 离有效循环，则不会自动进入到有效循环 中，故此环形计数器不能自启动，必须 将 电路置到有效循环的某个状态中。 43 D C1 Q Q D C1 QD C1 Q D C1 Q CLK Q1Q2Q0 Q3 能自启动的环形计数器电路 反馈逻辑电路 QQQ 6.3.2 计数器
13、加了反馈逻辑电路的能自启动的环形计数器的电 路 其状态方程为 44 则可画出它的状态转换图为 6.3.2 计数器 有效 循环 1.环形计数器结构简单，不需另加译码电路 ； 2.环形计数器的缺点是没有充分利用电路的 状态。n位移位寄存器组成的环形计数器只 用了n个状态，而电路共有2n个状态。 45 环形计数器的特点 优点: 电路结构简单 缺点: 没有充分利用电路的状态 用n位移位寄存器组成的环形计数器只用了n个状态 46 环扭形计数器（也叫约翰逊计数器），其 D0=Q3 6.3.2 计数器 其状态转换图为 此电路不能自启动 ！ 2. 扭环形计数器 47 为了实现自启动，则将电路修改成如图所示电
14、路。 6.3.2 计数器 D C1 Q Q D C1 QD C1 QD C1 Q CLK Q1Q2Q0Q3 可以自启动的扭环形计数器电路 Q Q Q 48 其状态转换表 为 6.3.2 计数器 D C1 Q Q D C1 QD C1 QD C1 Q CLK Q1Q2Q0Q3 可以自启动的扭环形计数器电路 Q Q Q 49 6.3.2 计数器 a. n位移位寄存器构成的扭环型计数器的有效循环状态 为2n个，比环形计数器提高了一倍; b. 在有效循环状态中，每次转换状态只有一个触发器 改变状态，这样在将电路状态译码时不会出现竞争 冒险现象; c. 虽然扭环型计数器的电路状态的利用率有所提高， 但仍
15、有(2n2n )个状态没有利用。 扭环型计数器的特点 50 在数字信号的传输和数字系统的测试中，有时会用到 一组特定的串行数字信号，如00010111（时间顺序为 由左而右）等，这种串行数字信号叫做序列信号。 序列信号发生器是能够循环产生一组或多组序列信号 的时序电路，它可以用计数器和数据选择器实现，也 可采用带反馈逻辑电路的移位寄存器构成。 六、计数器的应用 2.序列信号发生器 51 00010111 （时间顺序为由左而右） 52 序列信号输出为 00110111 53 例、 试分析图所示电路的逻辑功能，要求写出电 路的输出序列信号，说明电路中JK触发器的作用 。 序列信号发生器(计数器的应
16、用） EP ET CLK D0D1D2D3 RD LD C Q1Q2Q3Q0 74LS161 D0D1D2D3D4D5D6D7 A0 A1 A2 Y S 74LS151 J C1 K QQ 1 1 Y 1 CLK Y 54 解：本例题是一序列信号发生器，74LS161构成 8进制计数器，与74LS151构成序列信号输出网 络，JK触发器起输出缓冲作用，防止输出出现 冒险现象。其输出状态表如下 6.3.4* 序列信号发生器(计数器的应 用） EP ET CLK D0D1D2D3 RD LD C Q1Q2Q3Q0 74LS161 D0D1D2D3D4D5D6D7 A0 A1 A2 Y S 74LS151 J C1 K QQ 1 1 Y 1 CLK Y 55 六、计数器的应用 3. 用计数器实现数字频率计 56 六、计数器的应用 3. 用计数器实现数字频率计 57 小 结 基本要求： 1. 掌握74160、 74161各管脚的功能；
