《数字电子电路技术第四章触发器.》由会员分享，可在线阅读，更多相关《数字电子电路技术第四章触发器.（60页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术 主讲教师：张利 电子信箱：zzrzl 联系电话：13581916305 4.0 概述 4.1 触发器的电路结构与动作特点 4.2 触发器的逻辑功能及其描述方法 4.3 触发器逻辑功能的转换 重点： 什么时刻，干什么事情 第四章 触发器 二、触发器特点： 三、触发器分类： 能够存储一位二进制信息的基本单元。 1.具有两个能自行保持的稳定状态: 0、1； 2.在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器。 一、触发器 4.0 概述 3.输出状态不只与现时的输入有关，还与
2、原来的输出状态有关； 4. 触发器是有记忆功能的逻辑部件。 按结构分类：基本RS触发器，同步RS触发器，主从触发器， 维持组塞触发器，边沿触发器。 4.1.1 SR锁存器 一、电路结构与工作原理 1状态 0状态 两个输出端两个输出端 称为置位端或置1输入端。 称为复位断或置0输入端。 输入RD=0, SD=1时若原状态： 输出仍保持： 1 1 0 0 1 0 1 0 0 0 1 1 1 0 1 0 输入RD=0, SD=1时 若原状态： 输出变为： 输入RD=1, SD=0时 无论原状态是什么 输出变为： 0 0 1 1 1 0 输入RD=0, SD=0时 输出不变 xx 0 0 输入RD=1
3、, SD=1时 输出全 0 0 1 1 0 但当RD=SD=1同时变为0 时，翻转慢的门输出变 为0，另一个不得翻转。 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 输入端高电平有效 SD为置1端 RD为置0端 约束条件为SD RD 0 约束条件: 用与非门组成的 基本RS触发器 用与非门组成的基本RS触 发器的特性表 的0输入同时消失后 状态不定。 输入端低电平有效 二、动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 4.1.2 电平触发的触发器 一、电路结构与工作原理 0 XX00 0 XX11 1
4、 0000 1 0011 1 1001 1 1011 1 0100 1 0110 1 1101* 1 1111* 二、动作特点 在CLK=0全部时间里，输入状态保持不变 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化，同基本的RS触发器 0 XX00 0 XX11 1 0000 1 0011 1 1001 1 1011 1 0100 1 0110 1 1101* 1 1111* 约束条件为：SR=0。 1、在CP=1的全部时间内S和R的变化将 引起触发器的相应改变。这就是同步RS 触发器的动作特点。 2、电路的抗干扰能力低。 若CP=1期间内输入信号多次 发生变化，则触发器的状
5、态可能 发生多次翻转。 例 已知同步RS触发器的输入信号 波形如下图，试画出 电压波形。设 触发器的初始状态为Q=0。 为了适用于单端输入信号的场合，在有些集成电 路中也把同步RS触发器作成下图的形式。通常把这种电路叫 做D型锁存器（或双稳态锁存器）。 D触发器： 00X 0 11X 0 0101 1111 1011 0001 4.1.3 脉冲触发的触发器 一、电路结构与工作原理 提高可靠性，要求每个CLK 周期输出状态只能改变1次 X XX X 00 00 00 11 10 01 10 11 01 00 01 10 11 01* 11 11* CP=1： 主从触发器工作 CP从1 0：主触发
6、器状态不变，从触发器按照主触发器相同的状态翻转。 CP=0： 全部时间里主触发器状态不变。 CP从0 1： 在CP周期中触发器的输出状态可能改变一次。 X XX X 00 00 00 11 10 01 10 11 01 00 01 10 11 01* 11 11* 例 在下图的主从RS触发器电路中，若 CP,S和R的电 压波形如下图所示,试求Q 和 端的电压波形。设触发器的初始状态为Q=0 。 (5) 列出真值表 XXX X 00 00 00 11 10 01 10 11 01 00 01 10 11 01 11 10 XXX X 00 00 00 11 10 01 10 11 01 00 0
7、1 10 11 01* 11 11* 例 在下图给出的主从JK触发器电路中，若CP、J、K 的波形如下图所示，试求 和 端的电压波形。假定 触发器的初始状态为Q=0。 Q Y K J C 触发器原为0，当JK01，主SR00，则 QY0，触发器应维 持0不变。但当J有如图干扰，在JK11期间，SR10，则Y1。 当干扰过去，JK恢复01，则主SR00，Y保持了错误的1，在脉冲 后沿结束时，拷贝QY1，结果与jk指令欲置0不符。 二、脉冲触发方式的动作特点 例 在下图的主从JK触发器电路中，已知CP、J、K 的电压波形如下图所示，试画出 和 端的电压波形。 设触发器的初始状态为Q=0。 用CMO
8、S传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 4.1.4 4.1.4 边沿触发的触发器边沿触发的触发器 希望触发器的状态仅仅取决于CP下降沿到达时 刻输入信号的状态。 思路：仅在时钟跳变沿的短时间锁存数据，其它时间电 路（包括脉冲期间）非使能。 目的 1 1、用两个电平触发、用两个电平触发D D触发器组成的边沿触发器触发器组成的边沿触发器 2、利用CMOS传输门的边沿触发器 X X X 0 X 0 1 X 1 例 在下图的CMOS边沿触发器电路中，若D端和CP 的电压波形如下图所示，试画出 Q 端的电压波形。 设触发器的初始状态为Q=0。 3、维持阻塞触发器 1）、阻塞RS
9、触发器 同步RS触发器附加、线。 目的CP由低电平变为高电平以后无论 的状态如何改变， 始 终保持不变。 置1维持线 保证CP=1时， 的低电平 置0维持线 信号消失， 的状态保持不变。 置0阻塞线 保证CP=1的全部时间里 和 的 置1阻塞线 输出不会改变。 2）、维持阻塞D触发器 集成块： 国产T1074，T4074 多输入形式： 4、利用传输延迟时间的边沿触发器 两个与或非门组成基本RS触发器。 门 的传输延迟时间大于基本RS触发器的翻转时间。 动作特点：触发器的次状态仅取决于CP信号上升沿或下降沿 到达时输入端的逻辑状态。而在这以前或以后， 输入信号的变化对触发器的状态没有影响。 例1
10、：时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0. CP D Q1 CP D Q1 例2：时钟CP波形如图所示,试画出各触发器输 出端Q的波形,设Q的初始状态=0. CP Q1 Q2 4.3 触发器的逻辑功能及其描述方法 4.3.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 一、SR触发器 1. 定义，凡在时钟信号作用下，具有如下功能 的触发器称为SR触发器 00 00 00 11 10 01 10 11 01 00 01 10 11 01* 11 11* 00 00 00
11、 11 10 01 10 11 01 00 01 10 11 01* 11 11* 二、JK触发器 1.定义 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 三、T触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 0 0 0 0 1 1 1 0 1 1 1 0 要将JK触发器的两个输入端J和K连在一起作为T端,就 可得到T触发器了. 当T触发器的控制端接至固定的高电平时 （即T恒等于1），则 即每次CP信号作用后触发器必然翻转成 与初始状态相反的状态。有时也把这种接法的 触发器叫做 触发器。 四、D触发
12、器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 0 0 0 0 1 0 1 0 1 1 1 1 。 触发器的电路结构与逻辑功能的关系 逻辑功能:触发器的次态和现态及输入信号之间在稳 态下的逻辑关系. 电路结构:电路构成由什么电路实现.(带有各自相异的 动作特点.) T1109 CC4027电路图 同样是维持阻塞结构电路，既可作成图5.2.17 的D触发器，也可作成如图5.3.5所示的JK触发器。 在JK。RS。T三种类型触发器中，JK触发器的逻辑功能 最强，它包含了RS和T触发器的所有逻辑功能。因此，在需要 使用RS和T触发器的场合完全可以用JK触发器来代替。例如， 在需要RS触发器
13、时，只要将JK触发器的J。K端当作S。R端 使用，就可以实现RS触发器的功能；在需要T触发器时，只要 将J。K连在一起当作T端使用，就可以实现T触发器功能，如 图： 图5.3.7 将JK触发器用作RS。T触发器 (a)用作RS触发器 (b)用作T触发器 市场上出售的触发器大多为JK或D触发器. JK触发器功能最完善,D触发器使用最方便. D触发器转换为其他逻辑功能触发器的方法 一、从D到JK的转换 D： JK： ￥ 触发器逻辑功能的转换 Q D CP CP Q & & & & J K 二、从D到RS的转换 不过在RS=1时， 而非不定状态。 三、从D到 的转换 C Q KJ D CP JK触发
14、器转换为其他逻辑功能触发器的方法 一、 二、 C Q KJ T CP 三、 4.3.2 触发器的动态特性 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 例3：时钟CP波形如图所示,试画出各触发 器Q端的波形,设各输出端Q的初始状态 Qn=0 。 1J C1 CP Q 1K “1“ D C1 Q1 Q Q2 CP Q1 Q2 1J C1 CP Q 1K “1“ D C1 Q1 Q Q2 （1）时钟控制R-S触发器 电平触发方式：当CP=1时，其状态随输入端R、S的变化而改变。 （2）主从J-K触发器 （3）边沿触发器维持-阻塞D触发器 触发方式不同，逻辑功能与主从J-K触发器的相同。 （4）边沿J-K触发器 小 结 重点：触发发器的基本工作原理、触发器的应用 要求： （1）触发器的概念 （2）电平触发、边沿触发 （3）钟控R-S、J-K、D触发器的逻辑功能
