集成电路测试概述

上传人:我** 文档编号:115722080 上传时间:2019-11-14 格式:PPT 页数:48 大小:992KB
返回 下载 相关 举报
集成电路测试概述_第1页
第1页 / 共48页
集成电路测试概述_第2页
第2页 / 共48页
集成电路测试概述_第3页
第3页 / 共48页
集成电路测试概述_第4页
第4页 / 共48页
集成电路测试概述_第5页
第5页 / 共48页
点击查看更多>>
资源描述

《集成电路测试概述》由会员分享,可在线阅读,更多相关《集成电路测试概述(48页珍藏版)》请在金锄头文库上搜索。

1、集成电路测试概述 任课教师: 屈艾文 集成电路测试的定义 n集成电路测试是对集成电路或模块进行 检测,通过测量对于集成电路的输出响 应和预期输出比较,以确定或评估集成 电路元器件功能和性能的过程,是验证 设计、监控生产、保证质量、分析实效 以及指导应用的重要手段。 n集成电路测试的基本原理 n集成电路故障与测试 n集成电路测试过程 n集成电路测试分类 n集成电路测试的意义与作用 n半导体技术的发展对测试的影响 集成电路测试的基本模型 测试系统的基本任务:将测试输入应用于被测器件,并分析其输出的正确性。 测试过程:测试系统生成输入定时波形信号施加到被测器件的原始输入管脚,然 后从被测器件的原始输

2、出管脚采样输出响应,最后经过分析处理得到测试结果。 n集成电路测试的基本原理 n集成电路故障与测试 n集成电路测试过程 n集成电路测试分类 n集成电路测试的意义与作用 n半导体技术的发展对测试的影响 集成电路的不正常状态 n缺陷(defect) n故障(fault) n失效(failure) 集成电路的不正常状态 n缺陷(defect) n故障(fault) n失效(failure) VLSI芯片的一些典型缺陷有: u 工艺缺陷缺少接触窗口、 寄生晶体管、氧化层崩溃等。 u 材料缺陷大面积缺陷(裂纹、 晶体不完整)、表面杂质等。 u 寿命缺陷电介质崩溃、电迁移 等。 u 封装缺陷触点退化、密封

3、泄露 等。 集成电路的不正常状态 n缺陷(defect) n故障(fault) n失效(failure) 集成电路的缺陷导致它的功能发 生变化 集成电路的不正常状态 n缺陷(defect) n故障(fault) n失效(failure) 集成电路丧失了实施 其特定规范要求的功 能 故障和缺陷区别 n缺陷会引发故障,故障是表象,相对稳 定,并易于测试; n缺陷相对隐蔽和微观,缺陷的查找与定 位较难 n集成电路使用者一般不直接研究缺陷, 仅研究故障。 n集成电路的开发和生产者肯定不能满足 只研究故障,还需要找到具体的缺陷( 设计、物理或化学等),予以改进,排 除故障。 故障的分类 根据故障性质 n

4、逻辑故障 n非逻辑故障 根据故障性质 n逻辑故障 n非逻辑故障 元件输出短路、输入端开路、 元件损坏以及竞态故障 根据故障性质 n逻辑故障 n非逻辑故障 同步时序电路中的时钟故 障和电源的失效 根据故障的时间间隔 n永久性故障 n间歇性故障 故障产生的错误逻辑值 n固定值故障 n可变值故障 根据模拟系统的故障概念 n硬故障:永久性的损坏故障 n软故障 :器件参数的变化。 n故障检测的基本任务:根据输入激励量 和输出响应量来判断集成电路状态的故 障情况。 故障检测和故障诊断的首要问题 n测试图形的生成 n测试生成过程要能迅速准确地得到测试 码,并且能判断测试码的有效性,还要 保证测试码尽量简单,

5、必须讨论测试码 与测试图形的各种生成方法和集成电路 的各类故障模型。 n集成电路测试的基本原理 n集成电路故障与测试 n集成电路测试过程 n集成电路测试分类 n集成电路测试的意义与作用 n半导体技术的发展对测试的影响 集成电路测试的过程 n测试设备 n测试接口 n测试程序 n数据分析 集成电路测试的过程 n测试设备 n测试接口 n测试程序 n数据分析 考虑被测器件的技术指标和规范 , 费用(美分/美秒、可靠性、服务能 力、软件编程难易程度等 集成电路测试的过程 n测试设备 n测试接口 n测试程序 n数据分析 合理地选择测试插座(Socket)和 设计制作测试负载板 (Loadboard) 集成

6、电路测试的过程 n测试设备 n测试接口 n测试程序 n数据分析 测试程序软件包含着控制测试设备 的指令序列,如上电、向输入引脚 施加时钟和向量、检测输出引脚、 将输出信号与预先存储好的预期响 应进行比较等 集成电路测试的过程 n测试设备 n测试接口 n测试程序 n数据分析 测试程序的编制要考虑因素: 器件的类型 物理特性 工艺 功能、参数环境特性 可靠性 集成电路测试的过程 n测试设备 n测试接口 n测试程序 n数据分析 有助于判断被测器件是否合格 可以提供制造过程的有用信息 可以提供有关设计方案薄弱环节的信息 测试工程师主要任务 n根据被测器件的产品规范要求,利用 ATE的软硬件资源对DUT

7、施加激励信号 、收集响应信号,最后将输出响应信号 与预期要得到的信号进行对比,得出 DUT功能和电参数的详细电性能测试报 告 n集成电路测试的基本原理 n集成电路故障与测试 n集成电路测试过程 n集成电路测试分类 n集成电路测试的意义与作用 n半导体技术的发展对测试的影响 按测试目的分类 n验证测试(特性测试) n生产测试 n验收测试(成品检测) n使用测试 按测试目的分类 n验证测试(特性测试) n生产测试 n验收测试(成品检测) n使用测试 功能测试和全面的AC/DC测 试。这类测试在器件进入量 产之前进行,目的是验证设 计的正确性,并且器件要满 足所有的需求规范 验证测试作用 n对设计进

8、行修正 n可确定器件工作的确切边界参数以制定 最终的器件数据手册 n 为生产测试开发出合适的测试程序 按测试目的分类 n验证测试(特性测试) n生产测试 n验收测试(成品检测) n使用测试 包括晶片测试(中间测试)和 封装芯片测试(即成品测试和 老化测试)。 考虑到成本,测试时间(测试 费用)必须最小 老化 n高温能够加速 暴露器件的潜 在失效。 n两种类型的失 效可以通过老 化暴露出来: 先天缺陷和异 常故障。 生产测试结果和器件好坏分四种组合 n实际好-测试好:表示产量或良率 n实际好-测试坏:表示产量损失,需要改进测 试方法或通过产品分级继续使用,以减少这 类损失 n实际坏-测试好:表示

9、“漏网”的坏芯片,用每 百万芯片失效数DPM(Defects Per Million)度 量。提高测试的故障覆盖率可降低DPM. n实际坏-测试坏:真正的产量损失。 按测试目的分类 n验证测试(特性测试) n生产测试 n验收测试(成品检测) n使用测试 目标就是避免将有缺 陷的器件放入系统中 ,否则诊断成本会远 远超过成品检测的成 本。 成品检测进行随机抽 样,对样品做入厂测 试。 按测试目的分类 n验证测试(特性测试) n生产测试 n验收测试(成品检测) n使用测试 系统RMS(Reliability ,Maintainability,Serviceability)技 术的需要。使用测试是在

10、器件使用期间进行的测试 ,包括对器件进行各类可靠性试验后的评价测试, 系统使用过程出现故障进行故障芯片检测和定位所 进行的测试等 按测试内容 n参数测试 n功能测试(行为测试 ) n 结构测试(以故障模 型为核心) nDC测试、AC测试、 IDDQ测试等 n数字电路包括功能测 试、门级结构测试、 延迟测试;模拟电路 基于器件规范的测试 。 按测试器件 n数字电路测试 n模拟电路测试 n混合信号电路测试 n存储器测试 nSOC测试 n集成电路测试的基本原理 n集成电路故障与测试 n集成电路测试过程 n集成电路测试分类 n集成电路测试的意义与作用 n半导体技术的发展对测试的影响 集成电路测试的作用

11、 n检测: 确定被测器件DUT是否具有或者 不具有某些故障 n诊断:识别表现于DUT的特性故障 n器件特性的描述:确定和校正设计和/ 或者测试中的错误 n失效模式分析(FMA) :确定引起DUT缺 陷制造中的错误。 测试框架结构 测试框架结构 在研制开发过程中,为了验证 逻辑设计、电路设计、版图设 计和工艺设计是否正确,是否 达到要求,需要多次改变条件 ,反复测试 测试框架结构 在生产阶段,管芯制 成后和封装后都要进 行电性能和参数测试 ,包括性能鉴定、可 靠性试验和失效分析 等测试。 作用: 对产品 进行挑 选和分 级;剔 除失效 的芯片 ;通过 测试数 据可控 制、修 正工艺 流程 测试框

12、架结构 测试的费用往往会随器件级、板级 、系统级和现场故障寻迹维修测试 ,按每级10倍的递增量而逐级递增 ,遵循十倍法则。 n集成电路测试的基本原理 n集成电路故障与测试 n集成电路测试过程 n集成电路测试分类 n集成电路测试的意义与作用 n半导体技术的发展对测试的影响 VLSI技术术的发发展趋势趋势相应应的对测试对测试 的影响 芯片时钟频时钟频 率的提升(现在 VLSI技术的复杂度可在单芯片上 集成1亿个晶体管以上,同时工 作频率可以达到1GHz以上。) 1、即时测试 ; 2、ATE(自动测试设备 )的成本大增(时钟 频率为1GHz的ATE的价格高达每管脚3000美 元); 3、EMI(工作

13、在GHz级频率范围的芯片必须 进行电磁干扰EMI测试; 晶体管密度的增长长(VLSI芯片上 晶体管的特征尺寸每年以大约 10.5%的速度减小,导致晶体管 密度以每年大约22.1%的速度增 长。) 1、测试复杂性; 2、功率密度增加导致在验证测试时 必须检查 由于过量电流引起的电源总线超载; 3、特征尺寸的缩小客观上要求按降低的阈值 电压进 行晶体管的设计,这些器件具有较大 的漏电流,将降低IDDQ测试的有效性; 芯片封装技术术向高密度、高速度 的发发展 封装后的成品测试如何与测试系统进行硬件 接口的问题,包括测试夹 具、测试负载 板的 设计等也面临新的难题 单单芯片上数字和模拟拟器件的集成 (降低成本和提高速度) 带来了在一个芯片上测试混合信号的新问题

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号