《数字电子技术可编程逻辑器件剖析》由会员分享，可在线阅读，更多相关《数字电子技术可编程逻辑器件剖析（58页珍藏版）》请在金锄头文库上搜索。
1、第七章 可编程逻辑器件PLD,简介,7-1 可编程逻辑器件PLD概述,7-2 可编程逻辑器件PLD的基本单元,7-3 可编程只读存储PROM和可编程逻辑阵列PLA,7-4 可编程逻辑器件PAL和通用逻辑阵列GAL,7-5 高密度可编程逻辑器件HDPLD原理及应用,7-6 现场可编程门阵列FPGA,7-7 随机存取存储器（SRAM）,小结,连接线与点增多 抗干扰下降,传统的逻辑系统，当规模增大时 （SSI MSI),焊点多，可靠性下降,系统规模增加成本升高,功耗增加,占用空间扩大,半定制,标准单元（Standard Cell）,门阵列（Gate Array）,可编程逻辑器件（Programmab
2、le Logic Device，PLD）,近年来PLD从芯片密度、速度等方面发展迅速，已成为一个重要分支。,MAX7128S,专用集成电路（简称ASIC）,系统放在一个芯片内,用户定制 集成电路,ASIC,全定制（Full Custom Design IC,厂商直接做出。 如：表芯,厂商做出半成品,半定制（Semi-Custom Design IC）,7-1 可编程逻辑器件PLD概述,一、PLD的基本结构,与门 阵列,或门 阵列,乘积项,和项,PLD主体,输入 电路,输入信号,互补 输入,输出 电路,输出函数,输出既可以是低电平有效， 又可以是高电平有效。,可由或阵列直接输出， 构成组合； 通
3、过寄存器输出， 构成时序方式输出。,可直接 输出,也可反馈到输入,二、PLD的逻辑符号表示方法,1.输入缓冲器表示方法,2.与门和或门的表示方法,固定连接,编程连接,F1=ABC,F2=B+C+D,PLD具有较大的与或阵列，逻辑图的 画法与传统的画法有所不同,下图列出了连接的三种特殊情况:,1.输入全编程，输出为0。,2.也可简单地对应的与门中画叉，因此E=D。,3.乘积项与任何输入信号都没有接通，相当与门输出为1。,注：F=1将导致关断其它乘积项的输出。,下图给出最简单的PROM电路图，右图是左图的简化形式。,实现的函数为：,固定连接点 （与）,编程连接点 （或）,三、PLD的分类,（1）与
4、固定、或编程：ROM和PROM,（2）与或全编程：PLA,（3）与编程、或固定：PAL、GAL和HDPLD,1.与固定、或编程：与阵列全固定，即全译码；ROM和PROM,PLD基本结构大致相同，根据与或阵列是否可编程分为三类：,2.与、或全编程：,代表器件是PLA（Programmable Logic Array），下图给出了PLA的阵列结构，在PLD中，它的灵活性最高。由于与或阵列均能编程的特点，在实现函数时，只需形成所需的乘积项，使阵列规模比PROM小得多。,3.与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Log
5、ic）。，,这种结构中，或阵列固定若干个乘积项输出，见下图。,四、PLD的性能特点,采用PLD设计数字系统和中小规模相比具有如下特点：,1.减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几倍到十几倍，,2.增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制。,3.缩短设计周期：由于有可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短。,各种PLD的结构特点,4.提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度。,7.系统具有加密功能
6、：某些PLD器件，如GAL或高密度可编程逻辑器件本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效地防止逻辑系统被抄袭。,5.降低系统成本：由于PLD集成度高，测试与装配的量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本。,6.提高系统的可靠性：用PLD器件设计的系统减少了芯片和印制板数量，增加了平均寿命, 减少相互间的连线，提高抗干扰能力，从而增加了系统的可靠性。,五、用PLD实现逻辑电路的方法与过程,用可编程逻辑器件来设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。,可编程逻辑器件设计电路
7、过程如下图所示,器时 件序 功检 能查,特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。,7-2 可编程逻辑器件PLD的基本单元,编程单元：PLD中用来存放数据的基本单元,非易失性有多种编程单元，其特点为掉电后信息不会丢失，它一般用于只读存储器ROM。,易失性单元：,这种基本单元采用的是静态随机存储器（SRAM）结构，其特点为掉电以后信息就要丢失，现场可编程门阵列（FPGA）采用这种编程单元。,非易失性单元：,一次编程：,信息一次编程固定好的，编程元件PROM,多次编程：,用户根据需要将数据储存在编程单元中，并可以多次写入和擦除，编程元件UV EP
8、ROM和E2PROM。,编程单元采用的是 浮栅技术,一、熔丝型开关,二、反熔丝型开关,三、浮栅编程技术,用浮栅编程技术生产的编程单元是一种能多次改写的ROM，即已写入的内容可以擦去，也可以重新写入新的内容。,（一）叠栅型（SIMOS）存储单元,浮栅上的电荷无放电通路，没法泄漏。,用紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。,向浮栅写入 电荷时，G加 25V，D接GND,擦除浮栅电荷 时，G加5V， D接25V,（二）隧道型（FLOTOX）储存单元,前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用紫外光照射一定的时间，因此不能用
9、于快速改变储存信息的场合，用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写只读存储器E2PROM，即电擦除、电编程的只读存储器。,FLOTOX管的结构剖面示意图如图所示。,它与叠栅型管的不同在于浮栅延长区与漏区N 之间的交叠处有一个厚度约为80埃的薄绝缘层,（三）闪速型（Flash）存储单元,闪速存储单元又称为快擦快写存储单元。右图是闪速存储单元剖面图。,闪速存储单元去掉了隧道型存储单元的选择管，它不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。,因此，闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使用闪速存储单元制成的PLD器件密度更高。
10、,Flash工作原理类似于叠栅型存储单元，但有两点不同之处：,1. 闪速存储单元源极的区域Sn+大于漏极的区域Dn+，两区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩散的速度远远大于叠栅型存储单元；,2. 叠栅存储单元的浮栅到P型衬底间的氧化物层约200埃左右，而闪速存储单元的氧化物层更薄，约为100埃。,（四）、六管静态存储单元,闪速存储单元的可再编程能力约为10万次左右，但还是不及SRAM那样有无限制的再编程能力，以SRAM为存储单元的现场可编程门阵列（FPGA）可以实现无限次从一种运行逻辑转换到另一种运行逻辑的功能。,下图是SRAM六管存储单元，由两个具有有源下拉n沟道晶体管和有源
11、上拉p沟道晶体管交互耦合的倒相器组成。,高和低电平是用具有分别到电源VCC和地GND的低阻抗通道的有源器件定义的两个电平。,D1、D2为两个传输NMOS管，其栅极接到字线，源极分别接到两条互补的位线上，起传输作用。,7-3 可编程只读存储器PROM和可编程逻辑阵列PLA,一、可编程只读存储器PROM,例1： 下图是一个8（字线）4（数据）的存储器数据阵列图。,3-8线译码器,84存储单元矩阵,输出缓冲器,由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。,如当地址码A2A1A0000时，通过地址译码器，使字线P01，将字线P0上的存储单元存储的数据0000输出，即D0D30
12、000。更详细的内容，请同学参看表7-3,将左图地址扩展成n条地址线， n位地址码可寻址2n个信息单 元，产生字线为2n条，其输出 若是m位，则存储器的总容量 位2nm位。,EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716器件逻辑框图和引脚图。,EPROM2716是2118位可改写存储器，有11位地址线A0A10，产生字线为2048条，D7D0是8位数据输出/输入线，编程或读操作时，数据由此输入输出。,若当EPROM2716的容量不能满足使用要求，且仅有2716芯片时，可用多片并联来扩展地址线和数据线。下图是将2片2716扩展成204816的数据位进行扩展连接示意图。
13、,其余线全部并联。,从组合电路角度来看:,例2：试用适当容量的PROM实现两个两位二进制数比较的比较器。,（1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时，F11，A1A0等于B1B0时，F21，A1A0小于B1B0时，F31，下表给出了两位二进制和比较结果的输入输出对照表，,由此可写出输出逻辑函数的最小项表达式为： F1m（4,8,9,12,13,14） F2m（0,5,10,15） F3m（1,2,3,6,7,11）,（2）把A1A0和B1B0作为PROM的输入信号，F1、F2和F3为或阵列的输出，下图是用PROM实现比较器的阵列图。,（3）选用PROM的容量为16
14、3位即可满足要求。,以PROM实现简单的组合逻辑电路函数是很方便的,实际上，大多数组合逻辑函数的最小项不超过40个，则使得PROM芯片的面积利用率不高，功耗增加。为解决这一问题，考虑与阵列也设计成可编程形式来实现组合逻辑，这就是可编程逻辑阵列PLA。,一般的PROM输入的地址线都较多，容量也较大，又由于PROM的与阵列固定，必须进行全译码，要产生全部的最小项。,二、可编程逻辑阵列PLA,可编程逻辑阵列PLA和PROM相比之下，有如下特点：,（一）PROM是与阵列固定、或阵列可编程，而PLA是与和或阵列全可编程。,（二）PROM与阵列是全译码的形式，而PLA是根据需要产生乘积项，从而减小了阵列的
15、规模。,（三）PROM实现的逻辑函数采用最小项表达式来描述；而用PLA实现逻辑函数时，运用简化后的最简与或式，即由与阵列构成乘积项，根据逻辑函数由或阵列实现相应乘积项的或运算。,（四）在PLA中，对多输入、多输出的逻辑函数可以利用公共的与项，因而，提高了阵列的利用率。,例4: 试用PLA实现四位自然二进制码转换成四位格雷码。,（1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。,根据表列出逻辑函数并简化，得最简输出表达式如下：,（2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的74PLA实现，下图是四位自
16、然二进制码转换为四位格雷码转换器PLA阵列图。,右图仅用了七个乘积项，比PROM全译码少用9个，实现的逻辑功能是一样的。从而降低了芯片的面积，提高了芯片的利用率，所以用它来实现多输入、多输出的复杂逻辑函数较PROM有优越之处。,PLA除了能实现各种组合电路外，还可以在或阵列之后接入触发器组，作为反馈输入信号，实现时序逻辑电路。,7-4 可编程逻辑器件PAL和 通用逻辑阵列GAL,一、可编程阵列逻辑器件PAL,PAL采用双极型熔丝工艺，工作速度较高。PAL的结构是与阵列可编程和或阵列固定，这种结构为大多数逻辑函数提供了较高级的性能，为PLD进一步的发展奠定了基础。,（一）PAL的基本结构,PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制造商根据实际设计情况大致估计确定。PAL器件的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。,1. 专用输出基本门阵列结构,一个输入,如输出采用或门，为高电平有效 PAL器
