《数字设计 实验三.》由会员分享，可在线阅读，更多相关《数字设计 实验三.（15页珍藏版）》请在金锄头文库上搜索。
1、实验三 利用MSI设计组合逻辑电路一、实验目的1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。2. 掌握用MSI设计的组合逻辑电路的方法。二、实验仪器及器件1. 数字电路实验箱、数字万用表、示波器。2. 器件：74LS00，74LS197，74LS138，74LS151三、实验预习1. 复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。2. 复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实现组合逻辑电路。四、实验原理中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也
2、可以用它们来实现任意逻辑函数。1 用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如图（一）为3线-8线译码器。图（一）3线-8线译码器74LS138当附加控制门Gs的输出为高电平（S=1）时，可由逻辑图写出。= S2S1S0= S2S1S0 = S2S1S0= S2S1S0= S2S1S0= S2S1S0= S2S1S0= S2S1S0=图（一）3线-8线译码器74LS138从上式可看出。Y0-Y7同时又是S2、S1、S0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将S2、S1、S0当作逻辑函数的输入变量，则可利用附加的门电路将这
3、些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。例如可以使用3线-8线译码器74LS138实现全加器。列出真值表如表（一）所示。A、B是加数与被加数，Cn是低位向本位的进位，S为本位和，Cn+1位是本位向高位的进位。由真值表可得全加器的最小项之和表达式。令74LS138的输入S2=A，S1=B，S0=Cn，在其输出端附加两个与非门，按上述全加器的逻辑函数表达式连接。即可实现全加器功能。如图（二）所示。图（一）3线-8线译码器74LS138图（一）3线-8线译码器74LS138 图（二）74LS138实现全加器逻辑图 表（一）全加器真值2. 用数据选择器实现组合逻辑电路数据选择器的
4、功能是从一组输入数据中选出某一个信号输出。或称为多路开关。如图（三）为双四选一数据选择器74LS153逻辑图。Y1和Y2为两个独立的输出端，S1和S2为附加控制端用于控制电路工作状态和扩展功能。A1、A0为地址输入端。D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。输出逻辑式可写成Y1=A1A0D10+A1A0D11+A1A0D12+A1A0D13 S1其简化真值表如表（二）所示。表（二）74LS153的真值表 图（三）双4 选1数据选择器74LS153从上述可知，如果将A1、A0作为两个输入变
5、量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。例如可以使用双4选1数据选择器实现二进制全减器。全减器的真值表如表（三）。其中A和B为减数与被减数，Bn为低位向本位的借位，D为本位差，Bn-1为向高位的借位。由真值表可写出全减器的最小项表达式。D=ABBn+ABBn+ABBn+ABBnBn-1= ABBn+AB1+AB0+ABBn设A、B为数据选择器的地址端即A1=A，A0=B，将D和Bn-1转换成数据选择器逻辑函数形式。D=A1A0Bn +A1A0Bn +A1A0Bn +A1A0Bn
6、Bn-1= A1A0Bn +A1A0+A1A00 +A1A0Bn将上式与数据选择器逻辑函数比较可得： 可得二进制全减器逻辑图如图（四）所示。 表（三）全减器真值表五、实验内容1. 数据分配器与数据选择器功能相反。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如表（四）所示。试用3线-8线译码器74LS138实现该电路。将74LS197连接成八进制作为电路的输入信号源，将Q3Q2Q1分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0F
7、7的波形。提示：将74LS138附加控制端G1作为数据输入端，即数据D可从G1输入，同时令=0，S2S1S0作为地址输入端，即可将G1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。表（四）数据分配器真值表Proteus原理图Proteus输出图形2. LU(Logic Unit，逻辑单元)设计用八选一数据选择器151设计一个函数发生器电路它的功能如表（五）所示。待静态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、A、B、Y的波形。 表（五）函数发生器功能表Proteus原理图Proteus输出图形3
8、. AU(Arithmetic Unit，算术单元)设计设计一个半加半减器，输入为S、A、B，其中S为功能选择口。当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。S 输入1输入2输出 进/借位Cn0ABA+B进位1ABA-B借位提示：画出真值表。根据真值表可用三种方法实现。（1） 利用卡诺图化简后只使用门电路实现。（2） 使用74LS138实现，可参照实验原理中全加器的设计。（3） 使用 74LS151实现，可分两次连线单独记录和/差结果、进/借位结果，或使用两块74LS151实现。Proteus原理图Proteus输出波形（此实验原理与ALU设计中部分类似，故不做太多分析）4.A
9、LU(Arithmetic & Logic Unit，算术逻辑单元)用proteus设计一个六输入二输出的ALU。六个输入包括三个控制端和三个数据输入端。控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。数据输入端：当ALU进行全加（全减）运算时，三个数据输入端分别为被加数（被减数）、加数（减数）、进位（借位）。当ALU进行逻辑运算（与、或、非、异或）时，三个数据输入端中的两个作为操作数的输入，另外一个可以忽略（在设计报告中需指明）。输出端：当ALU进行全加（全减）运算时，两个输出端分别为和（差）、进位（借位）。当ALU进行逻辑运算
10、时，两个输出端为逻辑运算的结果和结果的取反。 提示：ALU的输入端接6位计数器（000000111111）的输出。Proteus原理图1:使用一个CLOCK，接入一个74LS197，产生3个信号ABC,由这三个信号经过74LS138可以产生一组实验一中类似的信号。2：从第一个74LS197的Q3输出一个信号到第二个74LS197中，由此产生信号S2S1S0，并接入产生Y,C两个信号的两个74LS151中，从而使得每一个S2S1S0周期中都能产生8个ABC的周期的信号，分别输出对应的波形。Proteus输出波形由于输出波形太复杂，我分成八段来解释：输出波形左边8根线从左往右分别对应CBA的111
11、，110,101,100,011,010,001,000第一段：S2S1S0分别为0，0，0此时Y=AB，输出波形如下:第二段：S2S1S0分别为0，0，1此时Y=A+B，输出波形如下:第三段：S2S1S0分别为0，1，0此时Y=A非，输出波形如下:第四段：S2S1S0分别为0，1，1此时Y=B非，输出波形如下:第五段：S2S1S0分别为1，0，0此时Y=A异或B，输出波形如下:第六段：S2S1S0分别为1，0，1此时Y=A同或B，输出波形如下:第七段：S2S1S0分别为1，1，0此时Y=A+B+C,C=进位，输出波形如下:Y:C:第八段：S2S1S0分别为1，1，1此时Y=A-B-C，C=借
12、位，输出波形如下:Y:C：这八段对应的表达式如下：五. 实验总结1、让我感受最深的就是proteus模拟实验，如果导线有很多很多条，如ALU实验里面74LS138的八条输出，如果一开始没有明确的目标，一股脑地连线，很容易画得乱七八糟，如果实验结果出现了一点瑕疵或者一点错误，那么我们很难找到问题所在。所以，我们连线要像课本里面的方法那样，将导线先拉长，再接到其他输入，这样可以增加效率，帮助我们理清思路，也可以让其他人看的时候一目了然，快速明白我们的实验目的，不会看得别人心累，一头雾水。2、通过AU可知，一个实验可以有多种方法实现，在进行实验之前应该想清楚使用哪种方法最简便，正所谓磨刀不误砍柴工。这样子可以大幅度节约我们的时间，增加我们的实验效率，如果一开始选择了较为复杂的实验方法，那么我们花费的时间可能比使用简单的方法加思考的时间更多。3、面对十分复杂的电路，应时刻保持清醒的头脑，不要先乱了自己的阵脚，我们可以先将各个部分独立开来，标明他们的作用，最后再拼接在一起，连接各个芯片，有条不紊，一清二楚。
