《数字电子技术(成立版)课后作业1-5章.》由会员分享，可在线阅读，更多相关《数字电子技术(成立版)课后作业1-5章.（78页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术作业,教材:数字电子技术（第2版） 张建华,E-mail : wxh_,武小红,手机: 13376168150,江苏大学电气学院电子信息系,第1章 数字电路基础,第3章 组合逻辑电路,第4章 集成触发器,第8章脉冲波形的产生与整形,第7章 数模和模数转换,第2章 集成逻辑门电路,习题目录,第5章 时序逻辑电路,第6章 大规模集成电路,第一章 数字电路基础,P34 1-2 将下列十进制数29.625,127.0625,378.875分别装换成二进制数。,29.625D=11101.101B 127.0625D=1111111.0001B 378.875D=101111010.111B
2、,1-3 将下列二进制数101101.11010111,101011.101101分别转换成十进制数。,101101.11010111B=45.839844D 101011.101101B=43.703125D,1-4 将下列二进制数100110.100111,101011101.1100111分别转换成十六进制。,100110.100111B=26.9CH 101011101.11000111B =15D.C7H,1-3 将下列二进制数101101.11010111,101011.101101分别转换成十进制数。,101101.11010111B=45.839844D 101011.1011
3、01B=43.703125D,1-8 某逻辑电路有A、B、C共三个输入端，一个输出端，当输入信号中有奇数个时，输出为，否则输出为，试列出此逻辑函数的真值表，写出逻辑表达式，并画出用两个异或门实现的逻辑电路图。,解：本题考查逻辑函数建立的方法与真值表表示方法。,真值表见下页,真值表,卡诺图,第一步：设置自变量和因变量。,第三步：根据题义及上述规定列出函数的真值表。,第二步：状态赋值：对于自变量A、B、C：同意为逻辑“1”，不同意为逻辑“0”；对于因变量F：事情通过为逻辑“1”，没通过为逻辑“0”。,解：本题考查逻辑函数建立的方法与真值表表示方法。,第四步 ： 用卡诺图化简得到逻辑表达式。,第五步
4、 ： 由逻辑表达式画出逻辑电路图。,1- 设计三人表决电路，当输入A,B,C有半数以上同意时，表决才通过，但A有否决权,如A不同意B，C同意决议也不能通过。,真值表,A,BC,&,1,&,A,B,C,F,&,&,A,B,C,F,&,1-12 用卡诺图化简下列逻辑函数：,（4）F4= m(1,3,4,5,8,9,13,15),（2）F2= m(4,5,6,7,8,9,10,11,12,13),（6）F6= m(0,2,4, 7,8,9, 12,13,14,15),解（2）,AB,CD,F2=,C,A,D,AB,CD,C,A,B,D,（4）,AB,CD,C,A,B,D,（6）,1-14 化简下列具
5、有无关项的逻辑函数,（1）,AB,CD,C,A,B,D,（2）,AB,CD,C,A,B,D,（3）,AB,CD,C,A,B,D,1-14 （1）理想二极管电路如图1-41a所示，试确定图中的及的大小。,10V,5K,VD2,VD2,VD1,10V,10K,D,C,A,B,+,-,（）,假设二极管VD1 不导通， VD2导通。,则： VD2= =,1-(-10)=4/3 10,1 =3/10V,1,（）,VD1,VD2,UI1,UI2,R 3K,U0,解： 二极管VD1和VD2构成门电路。 当UI1和UI2的电位分别为0V和5V时。 UI1截止， UI2导通。 U0= UI10.3=4.7V,1
6、-16在放大电路中测得BJT A管和B管的各电极对电位参考点的直流电压如下，试确定他们的X、Y、Z各位哪个电极，A管和B管是NPN还是PNP型？ 他们是硅管还是锗？,A管： UX=12V, UY=11.7V, UZ=6V,B管： UX=-5.2V, UY=-1V, UZ=-5.5V,三极管放大作用： NPN: UCUBUE PNP： UCUBUE,对于A管： UXUYUZ UX-Uy=0.7V 所以 Uy为b极，Ux为e极。 A管为PNP型硅管,对于B管： UYUXUZ UX-UZ=0.3 所以UX为b极，UZ为e极。 B为NPN型锗管,第二章 集成逻辑门电路,2-7如图2-47所示逻辑门电路
7、，图中G1是TTL三态树出与非门，G2是CT74系列TTL与非门，电压表的量程为5V，内阻为100K。试问，在下列4种情况下电压表的读数以及G2的输出电压U0各为多少？ （1）UA=0.3V，开关S打开 ；（2）UA=0.3，开关S闭合； （3）UA=3.6V，开关S打开 ；（4）UA=3.6V，开关S闭合。,&,EN,G2,G1,u0,s,3.6V,UA,v,+,_,&,(1) UA=0.3V,当S打开，由于 =0,故TTL三态门处于非工作状态，而A、B处于高电平，则U01=0.3V；D2为与非门，此时D2的两输入端悬空，相当于接高电平，故U02=0.3V。,（2） UA=0.3V，S闭合，
8、U01=0.3V,此时D2两输入端接低电平，输出为高电平，即U02=0.3V。,（3）UA=3.6V，当S打开， =1，则D1处于高阻状态，故U01=0V, U02=0.3V.,(4)UA=3.6V，开关S闭合后U01=1.4V，U02=0.3V。,2-8 由TTL三态门（内部电路见图2-21）和TTL OC门（内部电路见图2-16）组成的逻辑电路如图2-48所示，如用内阻为20K/ V的万用表测量图中A、B、C 3点的电压，万用表读数各是多少？,1,EN,&,A,1,B,C,+VCC,1K,RL,&,R 100,解： A点电压0.3V B点电压1.4V 100ROFF，可以认为接入低电平；
9、三态门为高阻状态，这时B点的电压由OC门的D端电压决定， C点VC=VCC=5V。,2-9 由TTL与非门、或非门和三态门组成的电路如图2-53a所示，图b是各输入端的输入波形，试画出输出 F1F2的波形图,&,1,A,A,D,F2,F1,D,A,EN,EN=0, F1= =,F2= =,F1,EN=1 , F1 =A; F2 = 0,F2,2-14 图2-53a、b给出了两个逻辑门电路，针对下列两种情况，分别讨论图2-53a、b的输出电压各是多少伏？ （1）两个逻辑门电路均为CMOS电路，设其电源电压VDD=6V； （2）两个逻辑门电路均为CT74通用系列TTL电路，设其电源电压VCC=5V
10、，TTL门开门电阻RON=2.0K，关门电阻ROFF=0.91K 。,&,F1,B,A,RI,100 ,&,10K,RI,F2,1,(a),(b),解： （1）当两逻辑门电路均为CMOS电路时，接地端始终为低电平。 则： F1=1 F2=1。 （2）当两逻辑门电路均为CT74 TTL电路时， 100RON 接地端相当于接高电平， 则： F2=0,第三章 组合逻辑电路,3-2 分别列写图3-47所示各电路的输出逻辑函数表达式，列出真值表，指出各自的逻辑功能。,&,1,A,B,1,1,逻辑表达式：,逻辑功能：AB为同或逻辑关系,真值表,Fb,P104 3-8 某市全体高中毕业班学生统考，要求（1）
11、语文：及格得5 分、不及格得0分；（2）数学：及格得4分、不及格得0分；（3）外语：及格得3分、不及格得0分；（4）政治：及格得2分、不及格得0分。若总分得9分以上就可以毕业。试设计一判断能否毕业的最简单逻辑电路，要求全用CMOS与非门实现，画出最简逻辑图。,逻辑变量：语文A , 数学B，外语C，政治D,及格为逻辑 “1” ;不及格为逻辑 “0”,真值表,AB,CD,卡诺图,F=AB+ACD+BCD,&,&,&,&,A,B,C,D,F,逻辑电路图,3-11 使用两片 3线-8线二进制译码器 CT74LS138 连接成 4线-16 线二进制译码器，连线时不附加任何的门电路，画出连线图（提示：先设
12、输入 4位二进制数码为A、B、C、D， 4线-16线二进制译码器输出信号为 , , ,再列出 4线-16线译码器的真值表，然后找出接线规律）。,74LS138 A2 A1 A0 SA,A2 A1 A0,1,A3 0,3-16 设计一个步进电动机故障报警的逻辑电路，正常工作时电动机由3个输入信号A、B、C控制：A=1时电动机正转，B=1时电动机反转，C=1时电动机停转，其他均为故障状况，要求报警信号L=1。 具体设计要求如下： （1）只用一个TTL与或非门实现，画出逻辑电路图，允许输入端有反变量出现。 （2）用3线-8线二进制译码器 CT74LS138 实现，画出连线图（要求采用两种设计方案，即
13、附加不同逻辑门电路分别实现之）。 （3）试为（1）逻辑电路设计发光二极管（LED）报警电路，画出电路图。设LED正向导通电压为2V，工作电流为16mA，TTL与或非门输出高电压UOH=3.6V，确定限流电阻R之阻值。,(1) 列出真值表：,L,(2),74LS138 A2 A1 A0 SA,1,A B C,&,L,(3),UR=UOH-2 =3.6-2=1.6v R=1.6/(16mA)=100,3-17 设真值表 3-18 所给出的逻辑函数为F，要求： （1）列写出输出逻辑表达式，全用 3输入端的 TTL 与非门实现，画出逻辑图，允许输入端有反变量出现。 （2）改用双4选1数据选择器 CT7
14、4LS153 实现，画出连线图，连线时可附加适当的门电路。,表 3-18 题3-17的真值表,(1),&,&,&,&,A B C,F,(2),则: D0=0; D1=1; D2=C; D3=,CT74LS153,G,0 1,B A,0 0 1 C,EN 0 1 2 3,F2,3-20 试用一片 3线-8线 译码器 CT74LS138和必要的门电路同时实现以下多输出的逻辑函数F1、F2和F3，画出连线图，连线时可附加适当的门电路。,74LS138 1 2 4 SA,C B A,&,&,&,F1,F2,F3,1,3-21 试用一片 8选1数据选择器 CT74LS151实现逻辑函数： F（A,B,C
15、,D）=m（1，5，6，7，9，11，12，13，14），画出连线图，连线时可附加必要的门电路。,F（A,B,C,D）=m（1，5，6，7，9，11，12，13，14）,则： D0=D; D1=0; D2=D; D3=1; D4=D; D5=D; D6=1; D7=,EN 0 1 2,MUX,G,0 1 2 3 4 5 6 7,0 C B A,CT74LS15,D,0 1 1,F,第4章 集成触发器,4-4 在图 4-30中，图a是电路图，图b是输入信号A、B、C的波形图，试画出其输出端Q及 的波形图。设触发器初始状态Q初为0。,Q,A B,C,A,B,C,Q,不定,不定,4-8 边沿 JK触发器及其输入端CP、J、K的波形如图 4-34 所示，设触发器的初始状态为0，试画出Q及 的波形图。已知时钟脉冲的频率fcp=3kHz，求触发器输出信号的频率fq =?,1J,1
