设计4 数字时钟电路设计.

《设计4 数字时钟电路设计.》由会员分享，可在线阅读，更多相关《设计4 数字时钟电路设计.（62页珍藏版）》请在金锄头文库上搜索。

1、设计4 数字时钟电路设计,学习目的：掌握数字电路系统的设计方法、装调 技术及集成电路定时器555的使用。,一、设计课题：多功能数字时钟电路,功能要求： （1）基本功能（必做） 准确计时，以数字形式显示时、分、秒的时间 小时的计时要求“24翻1”，分和秒要求60进位 校正时间 （2）扩展功能（选做） 定时控制 报整点时数,二、数字时钟原理,23,59,59,三、主体电路的设计与装调,主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计

2、。,1. 振荡器的设计,振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。,1. 振荡器的设计,如图所示为晶体振荡器电路，常取晶振的频率为32768Hz，经分频 电路，可得到1Hz的标准脉冲,1.振荡器的设计 本课题采用集成电路定时器555与RC组成多谐振荡器，一方面是为了练习555集成块的使用，同时可节省器材。,C2用来滤除电源电流跳变引入的高频干扰,2.分频器,分频器的功能主要有两个： a.产生标准秒脉冲信号 b.提供功能扩展电路所需要的信号，如仿 电台报时用的1kHz的高音频信号和500

3、Hz的低音频信号等,选用3片中规模集成电路计数器74LS90可以完成上述功能,因每片为1/10分频，3片级联则可获得所需要的频率信号,即第1片的Q0端输出频率为500Hz，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz,异步清零R01、R02 异步置9端R91、R92 计数时： R01或R02为低电平 及R91或R92为低电平 或全部低电平 QA与CKB相连,74LS90十进制计数器,3.计数器 秒、分为60进制计数器，时为24进制计数器 （1） 60进制计数器 由十进制和六进制级联而成。十进制由74LS90组成，六进制由74LS92组成，引脚图如下：,异步清零R01、R02 计数时

4、： R01或R02为低电平 QA与CKB相连,74LS92十二进制计数器,60进制计数器连线图,74LS92六分频接线： Q3 Q2 Q1 Q0 0 1 0 1 （5） 1 0 0 0 （6）,（2）二十四进制计数器,当：“24”时，两集成块的R01、R02均为“1”，两计数器清零,Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 1 0 （2） 0 1 0 0 （4）,4.译码器和显示器 采用74LS48译码，与8421编码器配合,BI、LT应为高电平,七段LED共阴极显示器,5. 校时电路的设计,当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时） 校时是数字钟应具备的基本功

5、能。一般电子手表都具有时、分、秒等校时功能 为使电路简单，这里只进行分和小时的校时,5.校时电路 采用74LS00(四二与非门）74LS04(六反相器）,校时电路原理图,四、功能扩展电路的设计,定时控制电路的设计,仿广播电台正点报时电路的设计,报整点时数电路的设计,触摸报整点时数电路的设计,数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。 不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。,1. 定时控制电路的设计,例 要求上午7时59分发出闹时信号，持续时间为1分钟。 解 7时59分对应数字钟的时个位计数器的状态为(

6、Q3Q2Q1Q0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。,1. 定时控制电路的设计,1. 定时控制电路的设计,如果用与非门实现上式所表示的逻辑功能，则可以将Z进行布尔代数变换，即,1. 定时控制电路的设计,2. 仿广播电台正点报时电路的设计,仿广播电台正点报时电路的功能要求是： 每当数字钟计时快要到正点时发出声响; 通常按照4低音1高音的顺序发出间断声响; 以最后一声高音结束的

7、时刻为正点时刻。,2. 仿广播电台正点报时电路的设计,设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间均为1秒。由表可得,秒个位计数器状态,2. 仿广播电台正点报时电路的设计,3. 报整点时数电路的设计,报整点时数电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成：, 减法计数器 完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。, 编码器 将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个

8、输入端D3、D2、D1、D0所需的BCD码。, 逻辑控制电路 控制减法计数器的清“0”与置数。控制音响电路的输入信号。,3. 报整点时数电路-减法计数器,减法计数器选用74LS191，各控制端的作用如下:,CPA为减法计数脉冲，兼作音响电路的控制脉冲。,3. 报整点时数电路-编码器,编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：,D1的逻辑表达式,如果用与非门实现上式，则,3. 报整点时数电路-编码器,编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：,D2的逻辑表达式,3. 报整点时数电路-编码器,编码器是由与非门实现的组合逻辑电路

9、，其输出端的逻辑表达式由5变量的卡诺图可得：,D0、D3的逻辑表达式分别为,3. 报整点时数电路-逻辑控制电路,逻辑控制电路由D触发器74LS74与多级与非门组成,接通电源后按触发开关S，使触发器清“0”，即1Q=0,3. 报整点时数电路-逻辑控制电路,逻辑控制电路由D触发器74LS74与多级与非门组成,清“0”脉冲有两个作用,其一，使74LS191的置数端，即将此时对应的小时计数器输出的整点时数置入74LS191；,其二，封锁1kHz的音频信号，使音响电路无输入脉冲,3. 报整点时数电路-逻辑控制电路,逻辑控制电路由D触发器74LS74与多级与非门组成,当分十位计数器的进位脉冲Q2M2的下降

10、沿来到时，经G1反相，小时计数器加1。新的小时数置入74LS191。,3. 报整点时数电路-逻辑控制电路,逻辑控制电路由D触发器74LS74与多级与非门组成,Q2M2的下降沿同时又使74LS74的状态翻转，1Q经G3、G4延时后使,3. 报整点时数电路-逻辑控制电路,当减法计数到0时，使D触发器的1CP=0，但触发器状态不变,CP0=1时音响电路发出1kHz声音，CP0=0时停响。,此时74LS191进行减法计数，计数脉冲由CP0提供,3. 报整点时数电路-逻辑控制电路,当 时，因Q2M2仍为0，CP=1，使D触发器翻转复“0”，74LS191又回到置数状态，直到下一个Q2M2的下降沿来到,如

11、果出现某些整点数不准确，其主要原因是逻辑控制电路中的与非门延时时间不够，产生了竞争冒险现象，可以适当增加与非门的级数或接入小电容进行滤波。,4. 触摸报整点时数电路的设计,根据功能要求，不难设想在报整点时数电路的基础上，增加一触发脉冲控制电路，或将报整点时数电路的自动报时改为触摸报时电路即可。,产生触摸控制脉冲的电路有单次脉冲产生器，555集成电路定时器，单稳态触发器等。,在有些场合（如夜间），不便于直接看显示时间，希望数字钟有触摸报时功能。即触摸数字钟的某端，能够报当时的整点时数。,五、设计任务,给定的主要器件 74LS00 4片，74LS90 4片，74LS03（OC） 2片，74LS92

12、 2片，74LS04 2片，74LS20 2片，74LS191 1片，74LS48 6片，发光二极管 1只，74LS74 1片，数码显示器BS202 6只，555 2片。,五、设计任务,功能要求,基本功能 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“24翻0”，振荡器和分频器均采用集成电路555，要求手动快校时、快校分或慢校时、慢校分。,扩展功能（其电路尽可能不与前述电路相同） 定时控制，其时间自定；仿广播电台正点报时，触摸报整点时数或自动报整点时数。,五、设计任务-设计步骤与要求,(1) 拟定数字钟电路的组成框图，要求电路的基本功能与扩展功能同时实现，使用的器件少，成本低；,(2

13、)画出数字钟系统的整机逻辑电路图，用MUltisim 7仿真软件对所设计的电路进行仿真调试；,(3) 用protel99绘制电路的PCB图，并制作印刷电路板要求布线整齐、美观，便于级联与调试；,(4)电路板安装与调试，测试数字钟系统的逻辑功能，同时满足基本功能与扩展功能的要求；,(5) 写出设计性实验报告。,由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路 级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时 如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。

14、通常用几十微法的大电容与0.01F的小电容相并联 经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示 如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器,附录：元器件引脚图 （1） 秒、分为60进制计数器，时为24进制计数器 60进制计数器 由十进制和六进制级联而成。十进制由74LS90组成，六进制由74LS92组成，引脚图如下：,74LS90十进制计数器,异步清零R01、R02 异步置9端R91、R92 计数时： R01或R02为低电平 及R91或

15、R92为低电平 或全部低电平 QA与CKB相连,74LS92十二进制计数器,异步清零R01、R02 计数时： R01或R02为低电平 QA与CKB相连,60进制计数器连线图,74LS92六分频接线： Q3 Q2 Q1 Q0 0 1 0 1 （5） 1 0 0 0 （6）,二十四进制计数器,当：“24”时，两集成块的R01、R02均为“1”，两计数器清零,Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 1 0 （2） 0 1 0 0 （4）,（2）译码器和显示器 采用74LS48译码，与8421编码器配合,BI、LT应为高电平,七段LED共阴极显示器,（3）74LS00(四二与非门）、7

16、4LS20 (二四与非门）、74LS04(六反相器）、,（4）74LS191(计数器）、74LS74 (双D触发器）、 74LS03(OC门）,调试要点,（1）用示波器检查振荡器输出，秒脉冲输出； （2）将1秒信号送入“时”、“分”、“秒”计数器， 检查各级计数器的工作情况； （3）观察校时电路是否满足要求； （4）当分频器、计数器调试正常后，观察电子钟是否准确正常。,四、PCB板制作（Protel99使用）,（1）画电路原理图 （2）电气检查 （3）元件封装 （4）生成报表 （5）画PCB板图 （6）打印制作PCB电路板,五、调试要点,（1）用示波器检查振荡器输出，秒脉冲输出； （2）将1秒信号送入“时”、“分”、“秒”计数