《低噪声电荷泵锁相环分析与设计》由会员分享，可在线阅读，更多相关《低噪声电荷泵锁相环分析与设计（63页珍藏版）》请在金锄头文库上搜索。
1、华中科技大学 硕士学位论文 低噪声电荷泵锁相环分析与设计 姓名：巫磊 申请学位级别：硕士 专业：集成电路工程 指导教师：雷鑑铭 2011-05-27 华 中 科 技 大 学 硕 士 学 位 论 文 I 摘 要 电荷泵锁相环是一种应用范围非常广泛的电路，它是时钟数据恢复电路的基础。 目前，随着集成度的提高、电源电压的不断降低，对电荷泵锁相环的噪声性能提出 了更高的要求。低噪声设计逐渐成为一个难点和前沿课题。为了降低锁相环输出的 噪声，论文主要从三个方面来做工作：首先是从电路结构上对传统电路进行改进， 如设计低噪声的压控振荡器、无死区的鉴频鉴相器、低毛刺的电荷泵等；然后，要 降低电荷泵锁相环的输出
2、噪声，还可以从优化环路带宽着手，环路带宽的选取不同， 从很大程度上影响了电荷泵锁相环的噪声性能；最后，优秀的版图设计同样可以降 低电荷泵锁相环的噪声。 本论文在研究二阶电荷泵锁相环的线性模型基础上，分析了环路的稳定性，并 对电荷泵锁相环的各功能模块相位噪声进行建模，为低噪声锁相环提供理论依据。 在电路上，根据设计低噪声锁相环的要求，本论文讨论了压控振荡器结构的选择、 环路级数的选择、以及每一级差分对的负载的线性度对系统噪声的影响。并根据压 控振荡器的噪声理论对压控振荡器进行低噪声设计和噪声性能的进一步改善；还根 据消除鉴相死区的要求设计了高性能的鉴频鉴相器；以及从消除电荷泵的非理想效 应出发设
3、计了低毛刺的电荷泵。最后，通过优化环路带宽，使电荷泵锁相环的噪声 性能得到进一步的改善。 本论文采用 SMIC 0.25m工艺设计的新的结构的压控振荡器相比于传统的压控 振荡器相位噪声降低了 20dB；文章中还设计了一种低毛刺的电荷泵，它比传统的电 荷泵的毛刺低 23dB，从这些仿真结果中可知，达到了设计低噪声电荷泵锁相环的目 的。 关键词关键词：电荷泵锁相环 低噪声 环路参数 压控振荡器 华 中 科 技 大 学 硕 士 学 位 论 文 II Abstract The charge-pump PLL is a kind of circuit which is widely applied ,
4、it is the basis of clock data recovery circuit . Now, with the increase of integration level and lower voltage, a higher request to charge-pump phase-locked loop about the noise performance has been put forward. Low-noise design gradually becomes a difficulty and new frontiers. In order to reduce th
5、e output noise of PLL, we mainly work in three aspects: first of all, we improve the traditional circuit from the circuit structure, such as design low-noise vco、 no-dead zone PFD,low-spur charge pump etc; then, in order to reduce noise of the charge-pump phase-locked loop, we can start from optimiz
6、ation for loop bandwidth, the noise performance of charge-pump phase-locked loop is showed different according to different bandwidth;finally, excellent layout design can also reduce noise of the charge-pump phase-locked loop. This thesis studies the linear model of second order charge-pump phase-lo
7、cked loop ,based on it, the stability of the loop is analyzed and a noise model is made to every function module of charge-pump phase-locked loop . It provides theory basis for designing low-noise from structure and loop parameter. In circuit structure , according to requirement of low-noise phase-l
8、ocked loop, the selection about structure of vco and the number of stages, and the influence that the linearity of the load of each levels difference pair bring to system have been discussed. According to noise theory of the vco , I design low-noise VCO and further improve noise performance; also ac
9、cording to the requirement of eliminating dead zone,I design high-performance PFD; according to the requirement of eliminating non-ideal effects, I design low-spur charge pump. Finally, I make the noise performance of charge pump phase-locked loop get further improvement through optimizing the loop
10、bandwidth. This paper adopts SMIC 0.25m process , new structure that its phase noise is reduced 20 dB than the traditional VCO is designed; a kind of low-spur charge pump is also designed, its spur is lower than the traditional charge pump by 23dB, from the result of simulation , the goal of designi
11、ng low-noise charge-pump phase-locked is achieved. Keywords: Charge -Pump Phase-locked Loop Low Noise Loop Parameters VCO 独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作 及取得的研究成果。尽我所知，除文中已经标明引用的内容外，本论文 不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研 究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识 到本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 学位论文版权使用授权
12、书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权 保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保 密，在_年解密后适用本授权书。 不保密。 （请在以上方框内打“” ） 学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 日 本论文属于 华 中 科 技 大 学 硕 士 学 位 论 文 1 1 绪论 1 绪论 1.1 本课题来源及研究意义本课题来源及研究意义 本课题来源于华中科技大学自主创
13、新研究基金项目，项目名称为下一代光纤通 信系统EDC 芯片的超高速CDR电路研究。光纤通信为通信系统提供了极大的传输带 宽，成为信息网络最主要的传输手段。但是不同频率的光在传输过程中由于色散效 应，最终会产生码间干扰（ISI）而形成误码。在光纤通信系统中，时钟数据恢复电 路（CDR）起着极为重要的作用，它能从串行的数据流中恢复出同步时钟信号，并 且利用该时钟信号进行数据信号的再提取。 采用标准CMOS工艺的超高速时钟数据恢 复芯片具有集成度高，工艺成熟，成本低，稳定性高等突出优点，并逐渐成为当今 研究的重点。 由于CMOS工艺具有工作速度低和噪声性能差等缺点， 因此需要设计出 新的电路结构和采
14、用一些新技术来克服CMOS工艺的这些不足， 这成为了该项目的研 究重点和难点。电荷泵锁相环（PLL）电路是CDR电路的基础，在深入学习和研究 PLL电路之后，我们就能更好的理解CDR电路，为研究基金项目打下基础。低噪声是 当今锁相环技术研究的一个重点和难点，噪声影响着锁相环的性能，深入研究锁相 环的噪声有利于锁相环的性能得到提高。 1.2 低噪声锁相环的发展低噪声锁相环的发展 锁相1 (phase-locking)的概念是在二十世纪三十年代提出来的，1932 年外国工程 师 DeBellesize 实现了世界上第一个锁相环路。 直到 1940 年， 锁相环在电视接收机水 平扫描的同步装置中才得
15、以应用。由于锁相环能对噪声进行抑制。当应用锁相环滤 除噪声后，荧光屏上的图像就更加稳定清晰2。在 50 年代，随着空间技术的发展， 杰斐和里希廷第一次发表了包含有噪声效应的锁相环路线性理论分析的文章，同时 他们在文章中解决了锁相环路最佳化设计的问题。在 60 年代，由于锁相环各部件制 华 中 科 技 大 学 硕 士 学 位 论 文 2 作费用高昂，因此锁相环的发展受到一定的限制。到 70 年代，随着集成电路技术的 发展，使得锁相环由于成本高而受到限制的这一问题得到解决。逐渐出现了多种专 用集成锁相环，目前对于锁相环的研究来说主要在高速、低噪声、低功耗等方面做 文章，其中低噪声锁相环的研究更成为
16、当前研究的难点和热点。 目前，国内 IC 设计水平发展相对落后，国内的模拟电路的设计特别是高性能的 模拟电路设计仍然是非常薄弱的环节，锁相环设计技术也不例外。锁相环的实用核 心技术主要掌握在国外几家大企业中。国外几家大公司研究的锁相环芯片在速度、 功耗和噪声等性能指标都达到了相当高的水准。但是锁相环技术的研究已经引起国 内关注，尤其是低噪声锁相环技术的研究得到了更加多的重视，这对对提高我国集 成电路设计能力有重大意义。 1.3 本论文所做的主要工作以及文章结构本论文所做的主要工作以及文章结构 本论文在研究二阶电荷泵锁相环的线性模型基础上，分析了环路的稳定性，并 对电荷泵锁相环的各功能模块的相位噪声进行建模，这为从结构上以及环路参数上 设计低噪声锁相环提供了理论依据。为了降低锁相环输出的噪声，论文主要从以下 三个方面来做工作：首先是从电路结构上设计了低噪声的模块，如低噪声的压控振 荡器、无死区的鉴频鉴相器、低毛刺的电荷泵等。然后，通过优化环路带宽来达到 降低电荷泵锁相环的输出噪声的目的。最后，通过精心地
