《半导体器件静电击穿及其规律资料》由会员分享，可在线阅读，更多相关《半导体器件静电击穿及其规律资料（4页珍藏版）》请在金锄头文库上搜索。
1、世纪期刊网-专业期刊论文原文服务网站 【关于我们】 世纪期刊网专业提供中文期刊及学术论文、会议论文的原文传递及下载服务。 【版权申明】 世纪期刊网提供的电子版文件版权均归属原版权所有人，世纪期刊网不承担版权问题，仅供您个人参考。 【联系方式】 电子邮件 support 【网站地址】 世纪期刊网 【网上购书推荐商家】 当当网 卓越网 读书人网 京东IT数码商城 本次文章生成时间：2010-3-16 22:09:07 文章内容从第二页开始！ 请将本站向您的朋友传递及介绍！ 1 9 9 7 年第2 期 I I 锅造与测试 第+八卷 一 、半导体器件静电击穿 静电放电造成半导体器件击穿由来已 久， 对
2、半导体器件击穿的研究早在第二次世 界大战时便开始， 经历了几个不同阶段， 而今 已取得了较大的进展。 L静电放电的瞬间电流 生产、 储运和使用半导体器件过程中 包 括场所环境、 坐椅、 桌、 运阜、 料箱、 包装盒 袋、 设备工具等大量使用着高分子绝缘材料， 人穿着的也是各类化纤衣服和各种胶鞋， 这 类材料由于摩擦， 极易带上静电荷， 且不易泄 漏。 效千伏、 数万伏的高静电位物体一旦发生 放电， 瞬间便有较大电流通过。 以人体带电为 例， 如带上l O k V( 1 0 0 P F ) 的电荷( 1 c ) ， 对 器件发生放电时， 形成的脉冲电流峰值竞可 达2 0 A( 约l O O n
3、s ) ， 如此大的电流对半导体器 件及其组装的电子仪器设备， 必然会产生极 大的破坏作用。 2 氧化膜的耐压强度 半导体器件使用的常见绝缘氧化膜耐压 值如表1所示 。 通常使用的MO S场效应管的栅极是从 氧化膜引出的， 栅极与衬底间是隔着一层氧 化膜， 当栅极与衬底间的电压超过一定值， 氧 化膜便被击穿， 使MO s管和MO S 1 C等毁 坏。进一步来说， S i O 氧化膜绝缘耐压强度 取1 0 MV c m， 氧化膜厚度以1 0 0 A计之， 当 S i O 氧化膜上施加电压大于I O O V， S i O z 氧 化膜便被击穿。这类器件输入阻抗很高( 约 1 0 1 4 Q以上)
4、， 栅极电容又很小( 几个徽微法 拉) ， 故只要有很小的电荷， 便可以产生大大 超过I O O V的静电电压。况且由于运动摩擦， 凡体带上的静电电位超过I O O V是平常的事， ! 就是人手一摸MO S 器件栅极， 器件就被击 穿的原因所在。 表1 备粪绝缘t化膜的耐压值 绝缘膜 耐压强度( MV c m3 介电常数 S i o 1 0 4 S i l N 1 o 7 ， r a 5 5 8 2 5 Z r O 4 2 0 2 2 Ti O 1 2 O 4 0 N b O 5 5 3 O 1 0 0 3 静电击穿机理 半导体器件静电击穿有热击穿和电击穿 之分， 由放电电流、 功率引起的击穿
5、是热击 穿， 而由于超过耐压强度引起的击穿称为电 击穿。 从静电击穿模拟试验得知， 一般人体带 电模式是导致能量( 热) 击穿， 而器件带电模 式和场感应模式 一般是导致电击穿。所以， 半导体器件的封装 、 引线架带电， 通过器件端 子放电产生的击穿以及MO S器件在静电场 中特殊环境下， 氧化膜产生的击穿均属此类 一 】 9 一 I5绽 电击穿。 总之， 半导体器件的静电击穿机理可以 归纳如下； 二、 半导体器件静电击穿的一般规律 1 半导体器件静电击穿部位 从半导体器件静电击穿机理可知， 半导 体器件静电击穿主要发生于p n结区、 氧化膜 中， 有时也发生在焊线膜部分， 引起熔融现 象。
6、( 1 ) p n 结区的击穿 p n结区在室温附近时， s i 电阻值是随温 度升高而升高， 限制着输入电漉， 当达到电阻 率峰值后， s i 电阻却又随温度升高而下降， 输入电流增加， 形成所谓热散逸现象。 这种现 象在器件热击穿现象中是最基本的形态， 这 就是静电作用正向击穿机理。 静电高电压作为反向偏压施加于p n 结 区， 由于结区的热耗变， 结区非均匀的地方 一 2 0 一 ( 包括电场局部集中处) ， 也因热散逸现象， 温 度急剧上升， 成为所谓热点， 最后导致击穿。 这就是通常所说的p n结的热二次击穿， p n 结部分发生熔融通路。 ( 2 ) 布线膜击穿 布线膜熔融不管原因
7、， 可能是放电， 通电 电流， 或受结区温度影响， 总的来说都是热的 因素， 在热的作用下， 使铝引线熔融成为开 路， 或熔融的铝产生跨接而造成短路。 起因于通电电流的熔断， 要随通电功率 和脉冲宽度不同而异。 静电击穿时， 脉冲宽度 与热的传导方式有极大关系， 脉冲宽度不同， 布线膜熔断位置也不一样， 如对于l O 0 t s 的长脉冲、 低 功率场合， 会在外部引线上产生热流， 在外部 引线断开时， 内部引线容易产生断线。 ( 3 ) 氧化膜击穿 氧化膜的击穿与前述二种击穿不同， 不 是由于电流、 功率引起， 而是由于超过耐压强 度所引起 。 氧化膜击穿一般有三种形式： 单孔型击穿， 击穿
8、时会形成直径几v m 到l O 0 ,u m园孔， 此时的电场为0 5 MV c m以 上， 静电能量大体上等于电容器所储存的能 量。 传播型击穿， 高电压下串联l O k I 2 以下 的电阻时， 产生虫咬一样的击穿模式， 这种形 式是以单孔型击穿为触发源， 通过介质， 使孔 中空气击穿而形成。 自动恢复型击穿， 当氧化膜极薄时( 几 千A几万A) ， 击穿后由于该部分蒸发消 失， 具有自动恢复的性能。 氧化膜的缺陷是造成氧化膜击穿的原 因， 而氧化膜击穿的部位多发生在电场集中 的端缘部分， 如扩散边缘、 金属扩散边缘， 尤 其是在扩散边缘部分( 拐角部分最大) 。 2 半导体器件静电击穿一
9、般规律 ( 1 ) -级管、 晶体管静电击穿情形 对肖特基势垒二极管反向放电试验， 可 看出很小能量之下便会发生损坏， 所以， 在使 用肖特基势垒二极管时， 人体带电电位不得 大于2 0 0 V 双极型器件的击穿大多表现为e b结 的短路， 但耐压低的晶体管也偶尔会出现c b 、 c e 问的击穿。 当e b间有反向电流流过 时， 则随外加反向电压的升高， I r e o 增大， h 则减小。 归纳起来， 这类器件的静电击穿可以分 为四种情况 小放电， 将使器件的 下降、 低频噪 声增大， 而外观上却无明显异常， 经高温存 放， h 还会恢复。 但也可看到在低电压下， 对 p n结的反向放电比
10、正向放电更易引起特性 劣化， 且结面积小的晶体管更容易被击穿 中等程度放电 e b结耐压轻度劣化 或发生短路， 但外观上不 明显， 只有经过腐蚀 检查方能发现。 中高程度放电， 多发生在浅层扩散窗 口的高频低噪声晶体管中 通常在低电压下， 能形成电阻短路， 即e b问低电阻短路 e b间结上硅熔融， 随电量增加， 熔融加剧 大电量放电， 电阻短路， 电流进一步增 加， 由于发热， 电极金属材料合金化， 且高温 下局向深层形成合金化， 促使流过放电电流 大大增加。 ( 2 ) 集成电路1 c和L S I 静电击穿情形 I C 、 L S I 的广泛使用， 使机器乃至系统的 可靠性很大程度上取决于
11、I C 、 L S I 的可靠性。 随着I c组装及使用环境的多样化， L S I 高度 集成化， 其图案的日趋致密， 增加了对I c静 电放电机会， 也增大静电击穿的严重后果 静电放电作用于双极型I c时， 正如前面 所说， 静电击穿多发生在p n结部分， 即e b 或b c 的结区 击穿会发生局部的熔融， 导 致结合不良。 这时出现的症状： 轻者为输入漏 电流增加， 耐压降低， 电流放大率降低， 噪声 指数增高等； 重者将导致电路性能不良。 静 电放 电作用于M0 s I c上时， 将会发 生的情形有： 轻度劣化， 输入漏电流增加， 阈值电压 降低， 或输入电平余量减少。 劣化程度增大， 导致电路机能不良， 或 输入端断路等现象。 有些场合输入漏电流的增加， 会直接 导致电路功能下降， 这时I c内部电路图案之 间要发生短路， 或出现向电极衬底问的泄漏 通路。 静电放电试验还可以看出， 随着放电能 量不同， 静电击穿有三种模式： 电容小， 氧化膜出现针孔。 电容增大， 产生结区击穿。 电容再增大， 或电容大时， 铝引线熔 断。 2 1
