《电子科技大学计算机组成原理复习考试汇总》由会员分享，可在线阅读，更多相关《电子科技大学计算机组成原理复习考试汇总（12页珍藏版）》请在金锄头文库上搜索。
1、第二章 计算机中的信息表示一.数值型数据的表示方法1.进位计数制及其相互转换（二-八-十-十六进制间的转换）2.IEEE754标准浮点表示格式按IEEE754标准，常用的浮点数的格式如图所示。 数符阶码E尾数M IEEE754标准浮点格式IEEE754有3种浮点表示格式，分别称为：短浮点数(或称短实数)、长浮点数（或称长实数）、临时浮点数（或称临时实数）。它们的具体格式如表所示。IEEE754的3种浮点表示格式类型数符（位）阶码（位）尾数数值（位）总位数（位）偏 置 值十六进制十进制短浮点数长浮点数临时浮点数111811152352643264807FH3FFH3FFFH12710231638
2、3例：将(82.25)10 转换成短浮点数格式。1）先将(82.25)10 转换成二进制数 (82.25)10 =(1010010.01)2 2）规格化二进制数(1010010.01)2 1010010.01=1.010010012 63）计算移码表示的阶码=偏置值+阶码真值： (127+6)10=(133)10 =(10000101)24）以短浮点数格式存储该数 因此：符号位=0 表示该数为正数 阶码=10000101 由3）可得 尾数=01001001000000000000000 由2）可得；尾数为23位，不足在后面添15位0 所以，短浮点数代码为： 0；10000101；0100100
3、1000000000000000 表示为十六进制代码为：42A48000H二指令信息的表示 主存开辟（软堆栈）堆栈 CPU中的寄存器组组成（硬堆栈） 寄存器 CPU中的寄存器1.操作数的位置 外设接口中的寄存器 存储器 主存（包括cache） 外存 CPU内的寄存器 主存 2.CPU能直接访问的操作数位置 主存 Cache 外设接口中的寄存器（统一编址）结论：CPU能够直接访问的操作数只能存放在主存储器或CPU内的寄存器中，由于主存储器的容量远远大于CPU内的寄存器的容量，因此CPU能够直接访问的操作数主要存放在主存储器中。 显式：直接、间接、变址、基址等3.指令给出操作数地址方式 隐式：隐含
4、约定寄存器号、主存储器单元号简化地址结构的基本途径：尽量使用隐地址。4.寻址方式大致可将众多的寻址方式归纳为以下四大类，其它的寻址方式则是它们的变型或组合。 立即寻址。在读取指令时也就从指令之中获得了操作数，即操作数包含在指令中。 直接寻址类。直接给出主存地址或寄存器编号，从CPU内或主存单元内读取操作数。 间接寻址类。先从某寄存器中或主存中读取地址，再按这个地址访问主存以读取操作数。 变址类。指令给出的是形式地址（不是最终地址），经过某种变换（例如相加、相减、高低位地址拼接等），才获得有效地址，据此访问主存储器以读取操作数。第三章 CPU子系统（复习）一、CPU的逻辑组成及工作机制1.CPU
5、的逻辑组成（模型机框图）（1）CPU的逻辑组成模型机框图；（2）CPU内每个寄存器的作用；（3）总线的分类及定义；（4）控制器的分类及区别；2.CPU的指令流程（1）指令类型：MOV指令、双操作数算数逻辑运算指令、单操作数算是逻辑运算指令、转移/返回指令、转子指令；（2）核心是寻址方式：立即寻址、R、(R)、(R)、(R)+、(R)+、X(R)；3.操作时间表的安排（微命令的安排）：（1）CPU数据通路操作：按照数据的流向分成四段ALU输入选择AUL功能选择移位器功能选择分配脉冲（打入到寄存器中的脉冲）；（2）与访问主存有关的微命令；例：MMDRCFT: MIR、PC+1PCET: SR .
6、/DR ： Ri OP DMDR , MDRM , PCMAR 或/SR . /DR : C OP DMDR , MDRM , PCMAR二、基本概念1.同步控制，异步控制？有何主要特征？应用场合？2.主/从设备，试举例说明。3.组合逻辑控制器、微程序控制器的时序系统是如何划分的？4.微命令、微操作、微指令、微指令周期、微程序？5.微程序控制器的基本思想。6.1位全加器的结构及关系表达式。7.并行加法器中的串行进位链结构：Cn = Gn + PnCn-1并行进位链结构：Cn = Gn + PnGn-1+ + PnP1C0第四章 存储系统（复习）一、本章的重点：主存的逻辑设计1.总容量：即字数位
7、数2.需要确定可供选用的存储芯片，即什么类型、型号的存储芯片：(1)位扩展(2)字数(编址空间)扩展3.总线：地址总线AB：高位（或较高位）地址译码产生若干不同片选信号选择芯片；低位地址线直接送往各芯片，以选择片内的某个单元；控制总线中的R/W总线（仅一条）：分别与每一组芯片连接，控制信息的传输方向（CPUM 或 MCPU）数据总线DB：分别与系统总线、每一组芯片连接，实现存储器与CPU之间信息的传输；二、基本概念1.三级存储体系结构：分为“高速缓冲存储器主存外存”三个层次，每层作用；2.存储器分类：磁芯存储器半导体存储器、磁表面存储器、光盘存储器3.存取方式(1) 随机存取存储器（RAM）：
8、(2) 只读存储器（ROM）(3) 顺序存取存储器（SAM）(4) 直接存取存储器（DAM）4. 半导体存储器是构成主存的单元。 ECL 双极型 特点：存取速度非常快，功耗大，集很低，如cache TTL半导体 SARM：特点：速度快，功耗较低，集成度较高 存储器分类 MOS型 DRAM：特点：速度较快，功耗很低，集成度很高(1)静态存储器：是依靠双稳态触发器的两个稳定状态保存信息。(2)动态存储器：是依靠电容上的存储电荷暂存信息。5.刷新、重写(再生)6. 集中刷新刷新周期的方式 分散刷新 异步刷新最大刷新周期2ms，刷新周期：2ms/行数第四章 存储系统（复习）一、本章的重点：主存的逻辑设
9、计1.总容量：即字数位数2.需要确定可供选用的存储芯片，即什么类型、型号的存储芯片：(1)位扩展(2)字数(编址空间)扩展3.总线：地址总线AB：高位（或较高位）地址译码产生若干不同片选信号选择芯片；低位地址线直接送往各芯片，以选择片内的某个单元；控制总线中的R/W总线（仅一条）：分别与每一组芯片连接，控制信息的传输方向（CPUM 或 MCPU）数据总线DB：分别与系统总线、每一组芯片连接，实现存储器与CPU之间信息的传输；二、基本概念1.三级存储体系结构：分为“高速缓冲存储器主存外存”三个层次，每层作用；2.存储器分类：磁芯存储器半导体存储器、磁表面存储器、光盘存储器3.存取方式(1) 随机
10、存取存储器（RAM）：(2) 只读存储器（ROM）(3) 顺序存取存储器（SAM）(4) 直接存取存储器（DAM）4. 半导体存储器是构成主存的单元。 ECL 双极型 特点：存取速度非常快，功耗大，集很低，如cache TTL半导体 SARM：特点：速度快，功耗较低，集成度较高 存储器分类 MOS型 DRAM：特点：速度较快，功耗很低，集成度很高(1)静态存储器：是依靠双稳态触发器的两个稳定状态保存信息。(2)动态存储器：是依靠电容上的存储电荷暂存信息。5.刷新、重写(再生)6. 集中刷新刷新周期的方式 分散刷新 异步刷新最大刷新周期2ms，刷新周期：2ms/行数第五章 输入/输出系统（复习）
11、一、 中断控制方式与接口（本章重点）1. 中断控制方式的定义、实质、特点、响应时机；2. 中断向量、中断向量表、向量地址；向量中断方式、非向量中断方式；3. 中断响应：IT周期的流程；4. 中断处理：单级中断、多重中断；5. 中断接口的组成及每部分的功能。二、 基本概念1. 主机与外设的连接方式有哪几种，各有什么特点？2. 总线的定义，总线的分类方式？3. 接口的定义，功能，分类方式？4. 直接程序传送方式的定义，特点？5. DMA方式的定义、实质、特点、响应时机；6. DMA的初始化有那几个阶段？第六章 输入/输出设备及接口（复习） 6.3显示设备及接口 显示过程一.VRAM（独立显卡）：显
12、示内容 + 属性内容1.字符显示方式（黑白显示器）（1）VRAM存放信息：字符的ASCII编码；（2）VRAM的容量（基本显示内容）：行列，如：分辨率25行80列；2.图形显示方式（彩色显示器）（1）VRAM存放信息：图形的像素；（2）VRAM的容量（基本显示内容）：（点线）/8 ，如：分辨率1024线768点；二.字符点阵图形：字符发生器ROM的容量（1）行容量=1B （5点行容量8点） =2B （9点行容量16点）（2）字符发生器ROM的容量=行容量行数3.访问字符发生器ROM中的字符点阵方式高位地址编码访问ROM中的某一个字符点阵，低位地址编码访问该字符点阵的某一行点阵代码。4.在屏幕上如何显示一排字符行采用对一排的所有字符的点阵进行逐行依
