《任务3 认识触发器综述》由会员分享，可在线阅读，更多相关《任务3 认识触发器综述（77页珍藏版）》请在金锄头文库上搜索。
1、,任务3 数字钟校时电路和分频电路的设计与制作认识触发器,教学目录,1,2,3,4,3.5 触发器的应用练习,5,3.6 任务的实现,6,3.1 基本RS触发器,数字电路：分组合逻辑电路和时序逻辑电路两大类。 组合逻辑电路的基本单元是门电路。 时序逻辑电路的基本单元是触发器。,一、触发器的基本特点,1、能够自行保持两个稳定状态：1态或0态；,2、在不同输入信号作用下，触发器可以置成1态或0态。,二、触发器的现态和次态,现态Qn触发器接收输入信号之前的状态 次态Qn+1触发器接收输入信号之后的状态 现态Qn和次态Qn+1的逻辑关系是研究触发器工作原理的基本问题。,概 述,3.1 基本RS触发器,
2、三、触发器的分类,按结构可分为,基本RS触发器,边沿触发器,同步触发器,主从触发器,按逻辑功能可分为,RS触发器,T和T触发器,JK触发器,D触发器,3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,5,1.由与非门组成的基本RS触发器,信号输入端低电平有效,用两个与非门交叉连接构成,电路组成,逻辑符号,d,d,d,d,3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,1.与非门组成的基本RS触发器,设触发器原态为“1”态。,1,0,1,0,(1),3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,7,设原态为“0”态,1,1,
3、0,触发器保持0态不变,复位端,0,3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,设原态为“0”态,1,1,0,0,(2),3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,设原态为“1”态,0,0,1,触发器保持1态不变,置位端,1,设原态为“0”态,0,0,1,1,(3),3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,设原态为“1”态,0,0,1,触发器保持1态不变,1,3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,1,
4、0,触发器为“0”态,触发器置“1”态,若先翻转,若先翻转,3.1 基本RS触发器,3.1.1 基本RS触发器的电路组成和工作过程,2.由或非门组成的基本RS触发器,用两个或非门交叉连接构成,电路组成,d,d,d,d,将触发器的次态与触发信号和现态之间的关系列成表格，就得到触发器的特性表。,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,表3-1 与非门组成的基本RS触发器特性表,1.特性表,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,1.特性表,与非门组成的基本RS触发器简化特性表,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,2.驱动表,根据触发器的现态
5、和次态的取值来确定触发信 号取值的关系表，称为触发器的驱动表。,表3-2与非门组成的基本RS触发器驱动表,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,3.特性方程,次态Qn+1的卡诺图,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,4.状态转换图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,5. 时序图,19,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,
6、保持,不允许,不定,3.1 基本RS触发器,3.1.2 触发器的逻辑功能描述,5. 时序图,【例3-1】与非门组成的基本RS触发器中，设初始状态为0，已知输入波形图，试画出两输出端的波形图。,由触发器特性表可知，当 、 都为高电平时，触发器保持原状态不变；当 变低电平时，触发器翻转为1状态；当 变低电平时，触发器翻转为0状态；不允许 、 同时为低电平。由此可画出 和 波形图如图所示。,3.2 同步触发器,3.2.1 同步RS触发器,1. 电路结构,“同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。,直接清零端,直接置位端,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能
7、,当CP=0时,0,R，S 输入状态 不起作用。 触发器状态不变,被封锁,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,23,当 CP = 1 时,1,打开,打开,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,当 CP = 1 时,1,打开,(1) S=0, R=0,触发器状态由R，S 输入状态决定。,打开,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,1,Q=1,Q=0,(4) S =1, R= 1,不
8、允许,同步RS触发器特性表,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,同步RS触发器特性方程,(CP=1时有效),3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,同步RS触发器驱动表,综上所述，在同步RS触发器中，触发信号R和S决定了电路翻转到什么状态，而时钟脉冲CP决定了电路状态翻转的时刻，实现了对电路状态翻转时刻的控制。,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,同步RS触发器状态转换图,例1：画出同步RS 触发器的输出波形。,特性表,CP高电平时触发器状态由R、S确
9、定,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,例2：画出同步RS触发器的输出波形。设触发器的初态为Q=0。,3.2 同步触发器,3.2 同步触发器,3.2.1 同步RS触发器,2. 逻辑功能,【例3-2】同步RS触发器输入信号波形如图所示，试画出输出信号的电压波形。设触发器的初始状态为0态。,3.2 同步触发器,3.2.2 同步JK触发器,1. 电路结构,同步RS触发器在R=S=1时出现不定状态，从而限制了它的应用，为避免这种情况出现，可构成同步JK触发器。,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,当CP=0时,J，K 输入状态 不起作用。 触发器
10、状态不变,被封锁,0,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,打开,打开,当 CP = 1 时,(1) J=0, K=0,触发器状态由J，K 输入状态决定。,1,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,(2) J = 0, K= 1,(3) J =1, K= 0,1,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,(4) J = 1, K= 1,设触发器初态为“0”态,设触发器初态为“1”态,结论：J = 1, K= 1时，触发器翻转,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,同步JK触发器特性表,3.2 同
11、步触发器,3.2.2 同步JK触发器,2. 逻辑功能,同步JK触发器特性方程,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,同步JK触发器驱动表,3.2 同步触发器,3.2.2 同步JK触发器,2. 逻辑功能,同步RS触发器状态转换图,3.2 同步触发器,3.2.2 同步JK触发器,3. 同步触发器存在的问题,(1) 空翻现象 在CP=1期间，触发器的输出状态翻转两次或两次以上的现象称为空翻现象。,(2) 振荡现象 在同步JK触发器中，在输入端引入了互补输出，如果CP脉冲过宽，既使输入信号不发生变化，也会产生多次翻转，这种情况称为振荡现象。,空翻,振荡,3.3 边沿触发器,同
12、步触发器是采用电平触发方式，因而存在空翻和振荡现象，这就限制了同步触发器的使用。采用主从触发方式，可以克服电位触发方式的多次翻转现象，但是主从触发器有一次翻转的特性，这就降低了其抗干扰能力。,边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅仅在时钟脉冲CP的上升沿或下降沿才对激励信号相应，如此可大大提高了抗干扰能力。,上升沿 CP由0跳变到1,下降沿 CP由1跳变到0,高电平、CP1,低电平、CP0,3.3 边沿触发器,3.3.1 边沿D触发器,1. 电路的组成,维持-阻塞D触发器：上升沿触发,3.3 边沿触发器,3.3.1 边沿D触发器,2. 逻辑功能,则触发器状态保持不变。,(2)
13、当CP由0正向跳变到1瞬间，触发器发生状态转移，则有：,则,此时触发器实现了D触发器的逻辑功能。,(1)CP0时，门D3、D4被封锁，有：Q3=Q4=1,3.3 边沿触发器,3.3.1 边沿D触发器,置0维持线,置1维持线,置1阻塞,置0阻塞,(2)当CP上升沿来时，有：,(3)当CP1期间,当(2)中若D=1时，有通过置1维持线L1将D6门封锁，使得 而通过置0阻塞线L4将G3门封锁，使得 ，触发器置1。,当(2)中若D=0时，通过置0维持线L3将D5门封锁，使得 ，而通过置1阻塞线L2将G3门封锁，使得 ，触发器置0。,综上所述，当CP=1期间触发器将保持不变。,3.3 边沿触发器,3.3
14、.1 边沿D触发器,2. 逻辑功能,边沿D触发器特性表,边沿D触发器特性方程,3.3 边沿触发器,3.3.1 边沿D触发器,3. 集成边沿D触发器,(1) 74LS74,74LS74为双上升沿D触发器， 和 为直接置0端和直接置1端，低电平有效。,3.3 边沿触发器,3.3.1 边沿D触发器,3. 集成边沿D触发器,(1) 74LS74,74LS74特性表,3.3 边沿触发器,3.3.1 边沿D触发器,3. 集成边沿D触发器,(2) CC4013,CC4013为双上升沿D触发器，RD和 SD为直接置0端和直接置1端，高电平有效。,3.3 边沿触发器,3.3.1 边沿D触发器,3. 集成边沿D触
15、发器,(2) CC4013,CC4013特性表,3.3 边沿触发器,3.3.2 边沿JK触发器,边沿JK触发器和同步JK触发器实现的逻辑功能相同，只是触发时刻不同，因此，它们的特性表和特性方程相同，对于下降沿触发的JK触发器，其特性方程为：,(CP下降沿到来时刻有效),若是上升沿触发的JK触发器，则特性方程在CP上升沿到来时才有效。即,(CP上升沿到来时刻有效),3.3 边沿触发器,3.3.2 边沿JK触发器,集成边沿JK触发器,(1) 74LS112,74LS112为双下降沿触发的JK触发器， 和 为直接置0端和直接置1端，低电平有效。,3.3 边沿触发器,3.3.2 边沿JK触发器,集成边
16、沿JK触发器,(1) 74LS112,74LS112特性表,CC4027为双上升沿D触发器，RD和 SD为直接置0端和直接置1端，高电平有效。,3.3 边沿触发器,3.3.2 边沿JK触发器,集成边沿JK触发器,(2) CC4027,3.3 边沿触发器,3.3.2 边沿JK触发器,集成边沿JK触发器,(2) CC4027,CC4027特性表,图3-21 例3-3图,3.3 边沿触发器,【例3-3】边沿JK触发器的逻辑符号和输入电压波形如图3-21所示，试画出触发器 和 端所对应的电压波形。设触发器的初始状态为0态。,解：图3-21所示为下降沿触发的JK触发器，根据JK触发器特性表可画出 和 端所对应的电压波形如图所示。,3.3 边沿触发器,【
