《【2017年整理】ARM硬件调试方法》由会员分享，可在线阅读，更多相关《【2017年整理】ARM硬件调试方法（70页珍藏版）》请在金锄头文库上搜索。
1、2004全国高校ARM嵌入式教学及科研师资高级培训班讲稿 嵌入式硬件平台设计,华中科技大学 武汉创维特,2017/5/31,主讲：刘铁刚,2,提纲,1,3,2,4,5,硬件系统的调试,6,7,第四章 嵌入式硬件平台设计,S3C2410X概述,嵌入式系统体系结构设计,S3C44B0X概述,印刷电路板的设计,系统的硬件选型及电路设计,3,嵌入式系统的软硬件框架,嵌入式系统体系结构设计,串口、并口、USB、以太网等,LED、LCD、触摸屏、鼠标、键盘等,Linux、uCLinux、uC/OS-II等,4,嵌入式系统的开发步骤,嵌入式系统体系结构设计,5,嵌入式系统的开发步骤,系统需求分析：确定设计任
2、务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。,嵌入式系统体系结构设计,体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。,6,嵌入式系统的开发步骤,嵌入式系统体系结构设计,硬件/软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。,系统集成：把系统的软件、硬件和执行装
3、置集成在一起，进行调试，发现并改进单元设计过程中的错误。,系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。,7,JX44B0系列教学系统的硬件组成,嵌入式系统体系结构设计,本章将以武汉创维特公司生产的JX44B0教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。,8,S3C44B0X内部结构图,S3C44B0X概述,9,S3C44B0X片上资源,S3C44B0X概述,ARM7TDMI核、工作频率66MHz；,8KB Cache，外部存储器控制器；,LCD控制器；,4个DMA通道；,2通道UART、1个多主I2C总线控制器、1个IIS总线控制器；,5通
4、道PWM定时器及一个内部定时器；,71个通用I/O口；,8个外部中断源；,8通道10位ADC；,实时时钟等。,10,S3C44B0X特性,S3C44B0X概述,内核:2.5V I/O : 3.0 V 到 3.6 V,最高为66MHz,160 LQFP / 160 FBGA,11,S3C44B0X的引脚分布图,S3C44B0X概述,12,S3C44B0X的引脚信号描述 总线控制信号,S3C44B0X概述,13,S3C44B0X的引脚信号描述 DRAM/SDRAM/SRAM,S3C44B0X概述,输入,14,S3C44B0X的引脚信号描述 LCD控制信号,S3C44B0X概述,15,S3C44B0
5、X的引脚信号描述 TIMER/PWM控制信号,S3C44B0X概述,16,S3C44B0X的引脚信号描述 中断控制信号,S3C44B0X概述,17,S3C44B0X的引脚信号描述 DMA控制信号,S3C44B0X概述,18,S3C44B0X的引脚信号描述 UART控制信号,S3C44B0X概述,19,S3C44B0X的引脚信号描述 IIC-BUS控制信号,S3C44B0X概述,20,S3C44B0X的引脚信号描述 IIS-BUS控制信号,S3C44B0X概述,21,S3C44B0X的引脚信号描述 SIO控制信号,S3C44B0X概述,22,S3C44B0X的引脚信号描述 ADC,S3C44B0
6、X概述,23,S3C44B0X的引脚信号描述 GPIO,S3C44B0X概述,24,S3C44B0X的引脚信号描述 复位和时钟信号,S3C44B0X概述,25,S3C44B0X的引脚信号描述 JTAG测试逻辑,S3C44B0X概述,26,S3C44B0X的引脚信号描述 电源,S3C44B0X概述,27,S3C44B0X的存储器映射,S3C44B0X概述,SROM为ROM或SRAM,特殊功能寄存器,28,S3C44B0X芯片及引脚分析,系统的硬件选型及电路设计,S3C44B0X共有160只引脚，采用QFP封装,具有大量的电源和接地引脚，以及地址总线、数据总线和通用I/O口，以及其他的专用模块如U
7、ART、IIC等接口,在硬件系统的设计中，应当注意芯片引脚的类型， S3C44B0X的引脚主要分为三类，即：输入（I）、输出（O）、输入/输出（I/O）,输出类型的引脚主要用于S3C44B0X对外设的控制或通信，由S3C44B0X主动发出，这些引脚的连接不会对S3C44B0X自身的运行有太大的影响,输入/输出类型的引脚主要是S3C44B0X与外设的双向数据传输通道,29,S3C2410X内部结构图,S3C2410X概述,30,S3C2410X片上资源,S3C2410X概述,55个中断源，24个外部中断口；,16KB 指令Cache，16KB数据Cache；,4通道16bit带PWM的定时器及1
8、通道16bit内部定时器；,3通道UART、1个多主I2C总线控制器、1个IIS总线控制器，一 个SPI接口；,4个DMA控制器， 8通道10位ADC；,实时时钟等。,存储器控制器，支持NAND FLASH启动，4BK用于启动的内部缓 存区；,两个USB主、一个USB从；,支持SD卡/MMC卡；,LCD控制器，支持黑白、STN、TFT显示器；触摸屏接口支持；,31,S3C2410X特性,S3C2410X概述,最高为203MHz,272脚的FBGA封装,内核:1.8V I/O : 3.3 V,32,S3C2410X的引脚分布图,S3C2410X概述,33,电源电路设计DC-DC转换芯片,系统的硬
9、件选型及电路设计,有很多DC-DC转换器可完成到3.3V的转换，如Linear Technology的LT108X系列。常见的型号和对应的电流输出如下：LT1083 7.5ALT1084 5ALT1085 3ALT1086 1.5A,有很多DC-DC转换器可完成到2.5V的转换，常用的如Linear Technology的LT1761。,34,电源电路设计3.3V,系统的硬件选型及电路设计,需要使用3.3V的直流稳压电源，系统电源电路如下图所示：,DC 7.5V 2A直流电源,整流、定向,拨动开关,DC-DC转换芯片LT1086,滤波电路,35,电源电路设计2.5V,系统的硬件选型及电路设计,
10、需要使用2.5V的直流稳压电源，系统电源电路如下图所示：,滤波电路,DC3.3V,36,晶振电路设计,系统的硬件选型及电路设计,晶振电路用于向CPU及其他电路提供工作时钟。在该系统中，S3C44B0X使用无源晶振，晶振的接法如下图所示：,系统时钟PLL的滤波电容(700pF左右),系统时钟晶体电路的输入信号,系统时钟晶体电路的输出信号,37,晶振电路设计,系统的硬件选型及电路设计,根据S3C44B0X的最高工作频率以及PLL电路的工作方式，选择10MHz的无源晶振，10MHz的晶振频率经过S3C44B0X片内的PLL电路倍频后，最高可以达到66MHz。,片内的PLL电路兼有倍频和信号提纯的功能
11、，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。,38,复位电路设计,系统的硬件选型及电路设计,采用IMP706看门狗芯片,低电平复位,JP2短接后，必须定时（1.6S）喂狗，否则将引起系统复位,在规定时间内没有喂狗，将输出低电平,复位及看门狗功能是否有效，如果短接则有效,复位按键，JP2短接时才有效,39,JTAG接口电路设计接口简介,系统的硬件选型及电路设计,JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。,JTAG技术是一种嵌入式调试技术，它在芯片
12、内部封装了专门的测试电路TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。,目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。,标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。,JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。,通过JTAG接口，可对芯片内部的所有部件进行访问，
13、因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。,40,JTAG接口电路设计14针接口及定义,系统的硬件选型及电路设计,41,JTAG接口电路设计20针接口及定义,系统的硬件选型及电路设计,42,JTAG接口电路设计接口电路,系统的硬件选型及电路设计,必须接上拉,14针接口,43,S3C44B0X最小系统,系统的硬件选型及电路设计,S3C44B0X + 电源电路 + 晶振电路 + 复位电路 + JTAG接口电路可构成真正意义上的最小系统,程序可运行于S3C44B0X内部的8KB RAM中,程序大小有限，掉电后无法保存，只能通过JTAG接
14、口调试程序,44,SDRAM接口电路设计SDRAM简介,系统的硬件选型及电路设计,与Flash存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间，数据及堆栈区。,当系统启动时，CPU首先从复位地址0x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAM中。,SDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。SDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数
15、据丢失，必须定时刷新（充电）。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C44B0X在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口。,45,SDRAM接口电路设计SDRAM选型,系统的硬件选型及电路设计,目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为3.3V。主要的生产厂商为HYUNDAI、Winbond等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。,本系统中使用Winbond的W986416DH。,W986416DH存储容量为4组16M位（8M字节），工作电压为3.3V，常见封装为
16、54脚TSOP，兼容LVTTL接口，支持自动刷新（Auto-Refresh）和自刷新（Self-Refresh），16位数据宽度。,46,SDRAM接口电路设计W986416DH引脚分布,系统的硬件选型及电路设计,47,SDRAM接口电路设计W986416DH引脚信号描述,系统的硬件选型及电路设计,48,SDRAM接口电路设计SDRAM接口电路,系统的硬件选型及电路设计,49,SDRAM接口电路设计电路说明,系统的硬件选型及电路设计,一片W986416DH构建16位的SDRAM存储器系统,将其配置到Bank6，即将S3C44B0X的nGCS6接至两片W986416DH的/CS端。此时SDRAM地址为0x0c000000-0x0c7fffff。,W986416DH的CLK端接S3C44B0X的SCLK端；,W986416DH的CKE端接S3C44B0X的SCKE端；,W986416DH的/RAS、/CAS、/WE端分别接S3C44B0X的nSDRAS端、nSDCAS端、nSDWE端；,
