《连续时间系统的模拟和数字电路的测试与装配以及EDZ软件的应用讲解》由会员分享，可在线阅读，更多相关《连续时间系统的模拟和数字电路的测试与装配以及EDZ软件的应用讲解（36页珍藏版）》请在金锄头文库上搜索。
1、连续时间系统的模拟 数字电路的测试、装配 EDA软件的使用方法,2,一、连续时间系统的模拟,求解系统响应的问题，实际上就是求解微分方程的问题。一些实际系统的微分方程可能是高阶方程或是一微分方程组。在电学中，系统的模拟就是用由基本运算单元电路组成的模拟装置来模拟实际系统。 实际系统可以是电的或非电的物理系统，其激励和响应不一定是电物理量。模拟装置可以与实际系统的内容完全不同，其激励和响应是电物理量。但是两者的微分方程完全相同，输入输出关系即传输函数也完全相同。 所以，可以通过对模拟装置的研究来分析实际系统。对于那些用数学手段较难处理的高阶系统来说，系统模拟就更为有效。,1、基本概念,3,在Mul
2、tisim 2001软件中，运用其控制器件库所提供的加法器、积分器、比例放大器等模块可简便、有效地用于构成系统模拟电路，实现系统仿真分析。使得这种仿真过程变的更为简便，有效。 本次实验要求运用Multisim 2001仿真软件对电工电子实验技术下册P147的图9-9和图9-10电路的传输特性（幅频特性、相频特性）分别作时域求解和复频域（系统模拟）求解并比较结果。,4,时域求解图9-9电路的传输特性 启动Multisim 2001讲解时域求解 （电工电子实验技术下册P147图9-9 ）,2、仿真软件运用（时域求解）,5,(一）将时域电路转换成复频域等效电路并求传递函数 时域电路： 复频域电路：,
3、3、仿真软件运用（系统模拟）,V2,C,1F,1k,C,V1,1F,1k,V1(S),1000,1000,V2(S),传递函数：,6,（二） 把传输函数化成Multisim所需的标准形式,(A)真分式：算子S 在分子的幂次不高于分母的幂次。 (B)因需用积分器仿真，算子S 应化成S -n 形式。 (C)分母的常数项化成1。,例如：,7,（三）在Multisim下构建系统模拟电路,应遵循以下几个原则: (1)系统模拟电路输入端必用加法器模块对输入信号和反馈信号求和，加法器输出送积分器模块。 (2)根据S 的最高幂次n，取出n个积分器模块串接。 (3)每个算子S的系数使用比例放大器模块。 (4)传
4、输函数H(S)的分子是输出项，分子中各项比例放大器模块的输出用加法器求和后成为系统输出（只有一项时不用加法器）。分母是负反馈项，其系数（比例放大器的输出）正、负异号后送输入端加法器。 (5)分母中为1的常数项不用任何运算模块 启动Multisim 2001演示系统模拟,8,（四）教材*P147图9-10 二阶带通电路,时域电路： 复频域电路：,L,R,V1,V2,0.1F,5.6mH,20,传递函数：,R,20,V1(S),V2(S),9,二、数字电路的测试与装配,（一）、实验箱数电实验部分,10,实 验 箱 电 源,单电源加“+12V”，双电源加“12V” 以万用表测量值为准！,电源输出接口
5、,电源开关,如果电源指示灯灭，可能的原因有： A、外接电源错误； B、电源输出短路； C、内部电源损坏。,左上角,11,实 验 箱 电 源,标注“+5V”的插孔已经和电源的“+5V”连接。,标注“GND”和“地”的插孔已经和电源的“GND”连接。,右半部分布,12,实 验 箱 信 号 源,使用前 需短接,右下部,13,逻 辑 电 平 显 示,逻辑电平显示：输入高电平：发光二极管亮 输入低电平：发光二极管灭。,不能用于测量电路中电平的高低！ 需要测量时请用万用表或示波器。,中上部,14,数 码 管 显 示,4位动态显示：数据信号“DCBA”高电平有效， 数码管从左到右依次为W1W4 ， 低电平有
6、效。,使用前 需短接,中上部,1位静态显示：数据端高电平有效， 公共端已连接。,15,点 阵 显 示,57点阵显示：L1L5，H1H7输入高电平有效。,使用前 需短接,右上角,16,数 字 电 路 接 线 区,数字集成电路接线区提供： 40脚锁紧座1个， 20脚DIP插座1个， 16脚DIP插座4个， 14脚DIP插座3个。,“+5V”和“GND” 之间接有0.1uF电容。,左中部,右中部,17,外接仪器接线柱,两侧,连接外部仪器： 信号发生器 示波器 毫伏表 等,18,实验箱使用注意事项,（1）外部12V直流电源接入实验箱时，必须检查电压值和极性无误。实验中暂不用电源时，只需将实验箱上的“电
7、源开关”关断，不必关断外部的直流电源。 （2）合上“电源开关”后应检查电源指标灯是否点亮，如果使用了负电源则还应检查负电源的指标灯，当电源指示灯不亮时，应查明原因。,19,（3）将集成电路插入插座时，必须将集成电路的缺口朝左且管脚与插座对准，如果管脚出现歪斜则应先将管脚用镊子校正，然后再插入插座。否则，将造成集成电路管脚与接线插座旁的管脚号标注不一致或遗漏管脚。 （4）起拔集成电路时，应该用起子或镊子从集成器件与插座之间插入，将器件轻轻地并保持平衡撬出。否则，极易将集成电路的管脚弄弯或损坏。,实验箱使用注意事项,20,（二）、TTL集成电路使用常识,（1）实验室使用的TTL集成电路 TTL：晶
8、体管晶体管逻辑电路 74LS 或 74HC 74：民品 54：军品 数字序号 LS：低功耗肖特基TTL，静态功耗大，扇出能力较强。 HC：高速CMOS系列，静态功耗低，扇出能力较弱。 教材电工电子实验技术（上册）P88P90有详细介绍,21,（2）TTL数字集成电路使用规则,1、管脚 常用TTL数字集成电路的管脚排列可查电工电子实验手册P84P94，并附有功能表。 使用时请注意： A管脚图中半圆形符号在左侧，必须将集成电路背部（印有字符）的缺口也朝左时管脚图中的管脚编号才与集成电路实际管脚编号一致，否则，将造成两种管脚号标注不一致。,22,B通常集成电路背部（印有字符）的缺口朝左时，左下脚为1
9、脚、左上脚为最大脚号（也是接电源的Vcc脚）、右下脚为接电源GND脚。在大多数电路原理图中不画出Vcc脚和GND脚，实际使用时，必须在左上脚与右下脚间接入5V直流电源，且不可接错极性。,TTL数字集成电路使用规则,23,2、 TTL工作电源,TTL器件对电源电压要求很严，电源电压(Vcc与GND之间)为+50.5 V，超过这个范围将损坏器件或功能不正常。TTL电路的静态电流相当可观，应使用稳定的、内阻小的稳压电源，并要求有良好的接地。 TTL器件的浪涌电流流进电源，其电源内阻会产生电压尖峰，这在电路系统中可以产生较大的干扰。因此有必要在电源接入端接几十F的电容作低频滤波，每隔510个集成电路在
10、电源和地之间加一个0.01F0.1F的电容作高频滤波。,24,3、管脚连接中须注意的问题,输出脚 输出端决不允许直接接+5V电源或接地。除集电极开路输出和三态输出电路外，输出端不允许并联使用，否则引起逻辑混乱，甚至损坏器件。 输出高电平VOH2.5V，输出低电平VOL0.4V 输入脚 所有输入端的输入电压的允许范围为+5V0.7V。若大于上限值，多发射极晶体管的发射结可能击穿；低于下限值时，衬底结可能导通。这些都将影响电路正常工作，甚至损坏器件。,25,正常工作情况下输入高电平5VVIH2.5V，输入低电平0VVIL0.8V 所有输入端应按逻辑要求接入电路，不要悬空处理，否则易受干扰，破坏逻辑
11、功能。与门和与非门的多余输入端应接高电平或并联使用（当前级驱动能力较强）。或门、或非门，多余输入端应接低电平或接地。 控制脚（置“0”、置“1”、使能等） 控制脚不能悬空不用，都应根据功能要求连接相应电平/管脚/信号。,管脚连接中须注意的问题,26,（三）数字电路调测,1、静态测试 静态测试就是用人工的方法逐步改变输入变量，同时测试相应的输出。这种方法速度慢，一旦送入输入并保持变量后，被测电路在测试过程中不发生变化，故称其为静态测试法。这种测试方法适用于验证中、小规模集成电路的好坏和测试输出输入变量不多、状态不多的逻辑电路。,27,（1）组合电路的静态测试,用静态法测试组合电路时，实验箱的K1
12、K8提供所需输入逻辑电平，分别由K1K8自复键控制，每按一次键，输出电平在“1”或“0”之间转换一次。 电路的输出信号送实验箱上L1L8，与它们对应连接的8个发光二极管（被测输出信号为高电平）或不亮（被测输出信号为“0”或“高阻”）。 按照电路的真值表或功能表依次改变输入逻辑电平并逐项核实输出状况即可完成静态测试。,28,静态测试时输入信号是逐个改变的，输入变化很慢，显示的输出信号是输入电平稳定后的情况。与实际工作时的输入变化速度不同。所以，静态测试的条件与实际工作的条件不同，测试结果与实际情况也可能不同。尤其是当输入信号变化很快时，如果电路因器件延迟而产生了“竞争”或“冒险”现象，由于“竞争
13、”或“冒险”产生的“毛刺”是非常窄的脉冲，用发光二极管是无法显示出来的。静态测试不能测出电路的“竞争”或“冒险” 。,组合电路的静态测试,29,（2）时序电路的静态测试法,时序电路的静态测试法与组合电路测试相似。但是，时序电路的输入信号对电路的影响不但有逻辑电平的高低，且很多时序电路是靠输入信号的前沿或后沿来触发的，所以，测试时序电路时，对边沿有要求的输入端必须输入一个脉冲信号，以便得到需要的前沿或后沿。实验箱上提供了单脉冲信号，K9为单脉冲输出信号，静态输出为“0”，每按一次K9键。对应插孔输出一个脉宽为50ms的单个矩形脉冲。一般将此单脉冲信号作为时序电路的CP信号。,30,（3）静态测试
14、注意事项,由于时序电路的输出状态较多，如一个16位计数器共有21665536种状态值，若要一一测试显然是不可能的。遇到这种情况时，一般可将一个16位计数器分为两个8位计数器分别进行测试，每一个8位计数器的输出状态有28256个，两个计数器共有512个，当两个计数器测试均正常时再将两个计数器合为一个，这时，主要测试第8位计数满后向第9位的进位情况，如果进位正常，则可以认为整个计数器正常。如果能在设计时就将电路状态进行划分，则可以给测试带来很大的方便。设计时将数字电路划分为若干模块，是数字电路可测性设计的一个重要方法。,31,2、动态测试,静态测试的测试效率较低，而且电路的某些与动态特性相关的逻辑
15、现象(如“冒险”、“竞争”)难以测出。动态测试可以弥补静态测试的不足。 动态测试：测试用的输入信号是一个自动产生并且不断变化的逻辑电平值，输出信号也是一个不断变化的逻辑电平值，整个测试始终处于变动状态，故称这种测试方法为动态测试。,32,（1）组合电路的动态测试法,组合电路动态测试法的思路是采用穷举法。即由合适的信号源事先编辑好一组测试码，该组测试码涵盖了输入信号所有状态组合。实验时，该信号源自动顺序输出该组测试码，同时用示波器观测输入与输出波形的关系，两者的关系应该符合真值表要求。,33,（2）组合电路的动态测试注意事项,示波器一般只有双踪，测试多个波形关系时有一些特定的操作要求，一般需用逻
16、辑分析仪。 如果输出端F的波形不正常，可以逐个写出信号传输路径中各个门电路输出端的真值表，用示波器测量各点波形并与真值表对照。如果与真值表不符，即可判断出故障所在。 由于示波器的屏幕较小，分辨率也有限，可显示的信号长度有限，如果输入信号数量较多，信号序列较长(如8个输入信号的测试序列长达28256个)，而示波器上最多能显示出几十个信号周期的长度，这种情况正是数字电路的测试难点所在。因此，在测试长序列信号时，一般要采用数字式存储示波器或逻辑分析仪。,34,（3）时序电路的动态测试,时序电路动态测试一般要求提供一个时钟信号CP ， CP由实验箱上的连续脉冲信号提供，用示波器观测各个被测点的波形。 有一些时序电路不但需要时钟信号，而且需要多种控制信号。例如，移位寄存器等电路除需要时
