《ic课程设计题目-电子系》由会员分享，可在线阅读，更多相关《ic课程设计题目-电子系（11页珍藏版）》请在金锄头文库上搜索。
1、IC课程设计题目-电子系 作者： 日期：11 个人收集整理，勿做商业用途电子系IC课程设计题目2013年秋课程设计报告的统一要求：（1） 课程设计报告的模板为华中科技大学本科毕业设计论文模板。必须包括：中文摘要、关键词、Abstract、Key Words、目录、正文、致谢、参考文献。可以将部分代码或者网表放在论文的附录中。（2） 正文一般要求：题目的理解和介绍，理论推导和计算，仿真和研制结果，结论。另外加上一章心得体会，给出课程设计中的酸甜苦辣和心得体会，以及个人在该项目组中承担的工作、工作量百分比。（3） 对于数字IC的题目，正文应包括：题目要求及理解、系统设计（得到系统框图和各模块的设计
2、规格）、模块设计（要求、过程、仿真、仿真结果分析）、整体电路仿真和综合、源代码和注释、结论及讨论、心得体会。（4） 对于模拟IC的题目，正文应包括：题目要求及理解、系统设计、模块设计（电路结构、电路参数的手工推导、电路指标的手工验证）、电路仿真（含模块仿真和系统仿真，包括仿真电路图、带注释的仿真网表、仿真波形及分析）、结论及讨论、心得体会。结论部分要求以表格的形式对设计指标、手工计算指标、以及仿真指标进行一一的对照和比较分析。（5） 强烈要求有组内分工，并从课程设计报告中得到体现。个人完成的工作详写，组内其他人完成的工作略写。完全相同或稍有区别的论文分数不会很高。1、低频唤醒电路的设计指导老师
3、：邹志革 （, 87541768）助教：肖忠侠（， 13419544680）低频唤醒技术由谐振电路发展而来，当天线接收到谐振频率信号时便会使电路发生谐振而产生感应电压。将唤醒信号调制到能产生谐振的低频载波上，通过电路检测接收低频信号并放大，对信号进一步处理达到唤醒目的。设计任务：设计一个125KHz低频唤醒电路。通过LC并联谐振天线接收载波信号，设计的电路将接收到的信号进行放大，通过迟滞比较器将基带信号为1时的125KHz正弦波变换为方波（注意迟滞量），使用计数器对方波进行计数，计数器溢出时给出唤醒信号。任务要求：1. 查阅低频唤醒电路的相关资料；2. 基于0.18um，3.3V CMOS工艺
4、进行设计，采用Hspice或者Cadence Spectre软件进行仿真。3. 设计合适的电路架构，完成器件尺寸的设计与计算；4. 运放开环增益不小于40dB；5. 计数器采用8位计数器；6. 输入基带信号为4Kbps，载波频率为125KHz，采用ASK调制方式，输入幅值为2-10mVpp，参考输入激励：PWL(0us 0v 4us 0.0005v 8us -0.0005v 12us 0.001v 16us -0.001v 20us 0.0014v 24us -0.0014v 28us 0.0018v 32us -0.0018v 36us 0.002v 40us -0.002v 44us 0.
5、002v 48us -0.002v 52us 0.002v 56us -0.002v 60us 0.002v 64us -0.002v 68us 0.002v 72us -0.002v 76us 0.002v 80us -0.002v 84us 0.002v 88us -0.002v 92us 0.002v 96us -0.002v 100us 0.002v 104us -0.002v 108us 0.002v 112us -0.0018v 116us 0.0017v 120us -0.0017v 124us 0.0013v 128us -0.0013v 132us 0.0008v 136us
6、 -0.0008v 140us 0.0005v 144us -0.0005v 148us 0.0003v 152us -0.0003v 156us 0.0002v 160us -0.0001v 164us 0.0001v 168us 0v 172us 0v 176us 0v 180us 0v 184us 0v 188us 0v 192us 0v 196us 0v 200us 0v r=0)7. 完成设计报告。参考电路结构框图：2、带隙参考源的设计指导老师：邹志革 （, 87541768）助教：赵程（ ，18627006657）带隙电路是应用比较广泛的一种模拟电路，它主要用来提供受温度和输入电压
7、等影响很弱的稳定的电压。通常由启动和偏置电路，运放电路和基准电压产生电路三部分组成。如下图所示。图 带隙电路的基本结构要求：基于0.18um CMOS工艺设计一个带隙电路，指标要求如下：（1）温度在-25125之间变化时，输出电压REF的温度抑制比小于20ppm/，且在40时温度系数为0；（2）输入电压Vcc在2.8V4V之间变化时，输出电压REF的电压抑制比小于280ppm/V；（3）电路的启动时间（即在Vcc端加一个从0到3.3V的阶越电压，得到稳定的输出电压REF所需的时间）小于3us；（4）整个电路的功耗电流小于15uA。注意：上面所给的设计指标并不是很苛刻，有余力的同学可以做一下下面
8、的工作：（1）尽量优化上面的各项指标，比如温度系数越低越好，功耗越低越好等等；（2）除TT工艺角外，兼顾其他工艺角下电路的各项性能参数；（3）设计电路时，兼顾一下后期的版图设计（不要求做版图），比如基准电压产生电路中所用PNP的个数应该是平方数，比例电阻的设计等；（4）以上是基本的带隙电路设计，可以考虑一下高阶曲率补偿的问题。3、单总线接口（OWI）电路的设计与验证指导教师：雷鑑铭（, 87541768）助教：贾涵（ , 18627292558）设计任务：完成OWI对芯片内部存储器的读写，因此本OWI总线作为从机设计使用。OWI接口采用一根线与芯片内部存储器进行通信，只占用一个硬件接口资源。任
9、务说明：通过OWI接口访问从机的协议如下：a) 初始化b) ROM功能命令c) 存储器功能命令d) 传输数据OWI接口需要严格的协议来保证数据完整性，当主机呼叫从机时，从机才能应答，然后交换数据数据。图1所示是开启一次主机与从机通信所需的初始化过程，复位脉冲后的应答脉冲表明从机已经准备就绪，只要收到正确的ROM和存储器功能命令，即可接收数据。图1 初始化过程：应答和复位脉冲下表以一次数据传输的命令为例说明OWI接口数据传输过程。表1 一次数据传输设计要求：1、仔细研究OWI协议； 2、完成OWI对存储器的读写功能； 3、完成SPEC定义、代码编写、仿真、综合等任务。4、传感器接口LNA的设计指
10、导教师：雷鑑铭（, 87541768）助教：李金山（，15871829629）应用背景：设计一种传感器接口LNA（低噪声放大器）电路，调理传感器模拟输出信号，传感器的信号带宽约为1KHz。设计要求：1， 确定传感器接口信号调理电路的常用结构。2， 实现对传感器输出模拟信号的滤波处理。3， 实现LNA电路的增益可调，调节范围110倍，步长为1。4， 实现低噪声，低功耗。LNA电路参考性能指标如以下表格所示： 参数最小值最大值单位备注供电电压，VDD1.83.3V输入电压0VDD V输出电压0VDD-0.3V共模抑制比80dB非线性100PPM小信号带宽30KHz噪声38nVHZ失调电压200uV
11、增益020dB可编程控制5、过热保护电路的设计指导老师：童乔凌（，13545185118）助教：闵闰 （13349919619，）设计任务：设计一个过热保护电路，通过检测芯片的温度来控制芯片的工作状态。当芯片的工作环境温度或功率管功耗过大而引起管芯温度超过150，过温保护电路输出控制信号为高电平，关断芯片工作；直到温度降至115时，过温保护电路输出控制信号变为低电平，芯片恢复正常工作。任务要求：1. 查阅过热保护电路的相关资料；2. 基于0.18um，3.3V CMOS工艺进行设计，采用Hspice或者Cadence Spectre软件进行仿真。3. 设计合适的电路架构，完成器件尺寸的设计与计
12、算。电路使用带隙基准输出电压作为电压参考源，利用三极管发射结的负温度系数实现温度检测。4. 当温度升高至150时，输出控制信号为高电平；5. 当温度降低至115时，输出控制信号为低电平；6. 完成设计报告。6、8位SAR-ADC的设计指导老师：邹雪城 87541768助教：王任才( ，15271862485)逐次逼近型模数转换器（SAR-ADC）具有中等转换精度和中等转换速率，相较于其它类型ADC，具有低功耗和结构简单的特点，而且易于实现多路转换，在转换精度、转换速度、功耗以及成本方面具有整体优势。它可以分成三个核心模块：DAC、比较器、数字控制部分。设计任务：基于0.18umCMOS工艺，设
13、计一个采样速率为50ks/s，精度为8位的低功耗逐次逼近型ADC。其性能指标应满足如下：1） 有效位数EN0B6.5；2） 积分非线性|INL|2LSB;3） 微分非线性|DNL|1.5LSB;4） 无漏码；5） 静态功耗低于36uW;任务要求：1） 查阅SAR-ADC电路的相关资料，掌握SAR-ADC电路的结构和工作原理；2） 基于Hspice或者Cadence Spectre，及modlesim进行功能仿真和设计；3） 完成设计报告。7、IIC总线的设计指导老师：刘政林 （87611245-8422，）助教：鲁赵骏(15271812536，)设计任务：使用Verilog硬件描述语言完成IIC总线的设计，并使用ModelSim软件完成功能仿真，采用综合工具完成电路的综合。任务说明：(1) 系统时钟clk为50MHz； (2) 采用7位寻址方式（存储器地址设为8b1010_101），支持100kHz和400KHz通信速率；(3) 存储器容量256*8bit，要求能够在不出错的前提下连续读写10字节以上数据，并能够实时在“读”、“写”状态下自由转换；(4) 整个设计包括IIC Master控制器模块和256*8bit的EEPROM模块。任务要求：(1) 查阅标准I2C总线规范以及其他相关资料；(2)
