《基于90nm工艺的整数运算部件设计与优化》由会员分享，可在线阅读，更多相关《基于90nm工艺的整数运算部件设计与优化（74页珍藏版）》请在金锄头文库上搜索。
1、国防科学技术大学 硕士学位论文 基于90nm工艺的整数运算部件设计与优化 姓名：陈建梅 申请学位级别：硕士 专业：软件工程 指导教师：邢座程;李少青 20090301 国防科学技术大学研究生院硕士学位论文 摘要 整数运算部件( A L U ) 是高性能微处理器的核心运算部件之一，其性能对整个微 处理器性能具有很大的影响。在9 0 纳米工艺下高性能整数运算部件的优化设计与 实现技术进行研究具有广泛的应用价值和重要的现实意义。 论文首先对X 高性能微处理器中的整数运算部件进行了深入研究和分析。采 用混合静态时序分析方法，合理确定综合时的时序约束条件，并根据综合结果分 析各个部件的性能，寻找制约整个
2、运算部件的关键路径，确定需要全定制实现的 模块。 论文接着结合稀疏树和L i n g 算法的优点，提出一种改进的加法器进位树 P s e u d o L i n g 稀疏树，提高了加法器的性能。针对改进后进位树进行了电路设计与 性能分析，电路模拟结果表明，改进后的6 4 位加法器延迟为3 0 0 p s 。 论文最后基于9 0 纳米工艺对改进后的6 4 位加法器进行了全定制版图设计， 采用各种有效的措施对R C 延迟、串扰和I RD r o p 等各种寄生参数效应的优化，使 改进后6 4 位加法器的性能得到了提高。H s p i c e 模拟表明，全定制设计后的6 4 位 加法器逻辑延迟为5
3、9 0 p s ，版图面积为l O O g m 5 6 1 t m 。 本文通过采用半定制设计优化和全定制设计优化相结合的方法，在算法、编 码、逻辑结构、电路、版图等多个层次进行设计和优化，使整数运算部件的工作 频率达到1 2 G H z 。 论文的研究工作将在实际工程中得到应用。 主题词：A L U ，全定制设计，逻辑优化，9 0 n m 工艺，P s e u d o - L i n g 稀疏树， 6 4 位加法器 第i 页 国防科学技术大学研究生院硕士学位论文 A B S T R A C T I n t e g e ra r i t h m e t i cl o g i cu n i t
4、( A L U ) i so n eo ft h ec o r ec o m p u t i n gc o m p o n e n t si n h i g h - p e r f o r m a n c em i c r o p r o c e s s o r ；i t sp e r f o r m a n c eh a sg r e a te f f e c to nt h ee n t i r em i c r o p r o c e s s o r I t Si m p o r t a n ta n dv a l u a b l et h a tr e s e a r c ho no
5、p t i m i z e dd e s i g na n di m p l e m e n - t a t i o no fh i g h p e r f o r m a n c e ，i nt h e9 0 n mt e c h n o l o g ya n db e l o w F i r s t l y ，t h ea r i t h m e t i ca n dl o g i cu n i to ft h eXh i g hp e r f o r m a n c ep r o c e s s o ri ss t u d i e d a n da n a l y z e dd e e
6、p l y E m p l o y i n gt h em i xs t a t i ct i m i n ga n a l y s i sm e t h o dm a k e st h ee x a c t t i m i n gr e s t r i c t i o nf o rd e s i g nc o m p i l e r A c c o r d i n gt ot h er e s u l to fd e s i g nc o m p i l e r , t h e p e r f o r m a n c eo fe a c hm o d u l ei sa n a l y z
7、e d T h em o d u l e st h a tn e e dt ob ef u l l - c u s t o md e - s i g n e da r em a d eb yf i n d i n gt h ek e yp a t ho ft h eA L U S e c o n d l y ，a ni m p r o v e dP s e u d o - L i n gs p a r s e - t r e ew h i c hc o m b i n e st h ea d v a n t a g eo f s p a r s e t r e ea n dL i n ga r
8、 i t h m e t i ci sp u tf o r w a r d e d C i r c u i ts t r u c t u r ed e s i g na n dp e r f o r m - a n c ea n a l y s i sf o ru p d a t e dc a r r yt r e ec h a r a c t e r i s t i ci sd o n e T h er e s u l to fc i r c u i ts i m u l a - d o ns h o w st h a tt h ed e l a yo ft h eu p d a t e d
9、6 4 一b i ta d d e rc i r c u i ti s3 0 0 p s F i n a l l y ，c u s t o ml a y o u td e s i g nf o rt h ei m p r o v e d6 4 - b i ta d d e ri nt h e9 0 n mt e c h n o l o g yi sd o n e S e v e r a le f f e c t i v em e a n sa r ee m p l o y e dt oo p t i m i z et h ep a r a s i t ep a r a m e t e r e
10、f f e c to fR Cd e l a y ，c r o s s t a l ka n dI RD r o p ，a n dt h a ti m p r o v e st h ep e r f o r m a n c eo f6 4 - b i t a d d e r T h er e s u l to fH s p i c es i m u l a t i o ns h o w st h a tt h ea r e ao fa d d e r Sl a y o u ti s10 0 9 mX 5 6 9 m ，a n d t h ed e l a yo ft h ea d d e r5
11、 9 0 p s I nt h i sp a p e r ，t h em e t h o d so fS e m i - c u s t o ma n dF u l l c u s t o mm i x e dd e s i g ni se m - p l o y e d ，a n dd e s i g n e da n do p t i m i z e di ns e v e r a la s p e c t sa st h ec o d e ，l o g i cs t r u c t u r e ，c i r - c u i ta n dl a y o u t i m p r o v i
12、n gt h ep e r f o r m a n c eo ft h eA L U A l la b o v ed e s i g na n do p t i m i z a - t i o nm a k e sf i n a l l yA L Ur u na t1 2 G H zf r e q u e n c y T h ec o n t r i b u t i o no ft h ep a p e rw i l lb eu s e di nt h ep r a c t i c a lp r o j e c t K e yW o r d s ：A L U ，F u l l c u s t
13、o mD e s i g n ，L o g i cD e s i g n ，9 0 n mT e c h n o l o g y ， P s e u d o - L i n gS p a r s eT r e e ，6 4 一b i tA d d e r 第i i 页 国防科学技术大学研究生院硕士学位论文 表目录 表3 1 各个指令的实现1 6 表3 2 综合策略的优缺点2 3 表3 3 数据运算延迟分析2 6 表3 4 控制信号生成延迟分析2 7 表3 5 数据纠错延迟分析2 7 表3 6 第一级移位后的数据( a 为操作数，7 0 ) 表示7 个O ) 2 8 第1 V 页 国防科学技术大
14、学研究生院硕士学位论文 图2 1 图2 2 图2 3 图2 4 图2 5 图2 6 图2 7 图3 1 图3 2 图3 - 3 图3 4 图3 5 图3 6 图3 7 图3 8 图3 9 图4 1 图4 2 图4 3 图4 4 图4 5 图4 6 图4 7 图4 8 图4 9 图4 1 0 图4 1 1 图4 1 2 图5 1 图5 2 图5 3 图5 4 图目录 6 4 位A L U 结构7 四位串行加法器的拓扑结构8 一组位数为4 的跳跃进位加法器的拓扑结构9 进位选择加法器的拓扑结构。1 0 超前进位加法器的原理图1 0 桶形移位器( a 为输入数据，b 为输出数据，s h 为控制信号) 1 2 对数移位器( a 为输入数据，b 为输出数据，s h 为控制信号) 1 3 X 处理器中物理核的组织图1 5 E X U 中各个模块的关系1 8 数据运算模块的数据通路。19 F o r m a l i t y 形式化验证的设计流程2 0 逻辑综合速度延时和面积的关系2 2 基于S T A 和形式验证的A S I C 设计流程2 5 控制信号产生一2 7 移位器结构图2 9 多路选择电路3 0 分组算法一。3 3 分组并行算法一3 3 并行前缀进位树算法3 5
