《数字电路计数器》由会员分享，可在线阅读，更多相关《数字电路计数器（12页珍藏版）》请在金锄头文库上搜索。
1、7.4计数器,一、计数器的功能和分类 二进制计数器(没有无效态) 非二进制计数器(有无效态) 加法计数器 计数器 减法计数器 可控计数器 同步计数器 异步计数器,可逆计数器 不可逆计数器,二、二进制计数器,1.异步二进制加法计数器 边沿D触发器构成的异步二进制加法计数器,CP,驱动方程,状态方程 （时钟方程）,状态转换真值表,状态转换图,时序图,CP Q0 Q1 Q2,二分频器 fcp/2,四分频器 fcp/4,八分频器 fcp/8,特点：用T触发器构成，时钟下降沿触发最低位， 低位下降沿触发高位。,CP Q0 Q1 Q2,二分频器 f/2,四分频器 f/4,八分频器 f/8,特点：用T触发器
2、构成，时钟上升沿触发最低位， 低位下降沿触发高位。,维阻D触发器构成的异步二进制加法计数器,2.异步二进制减法计数器 维阻JK触发器构成的异步二进制减法计数器,CP,驱动方程,状态方程 （时钟方程）,状态转换真值表,状态转换图,CP Q0 Q1 Q2,二分频器 f/2,四分频器 f/4,八分频器 f/8,时序图,特点：用T触发器构成，时钟上升沿触发最低位， 低位上升沿触发高位。,边沿JK触发器构成的异步二进制减法计数器,CP Q0 Q1 Q2,二分频器 f/2,四分频器 f/4,八分频器 f/8,特点：用T触发器构成，时钟下降沿触发最低位， 低位上升沿触发高位。,3.异步可逆计数器 维阻D触发器构成的异步二进制可逆计数器,X,当X=1时，是加法计数器 当X=0时，是减法计数器,作业：,P313 11(复习、不交) P316 21 用边沿JK触发器设计一个异步三位二进制计数器，X=0时加法计数，X=1时减法计数。 自考 P191 9(2)(3),10,选择=结果,汇报结束 谢谢观看！ 欢迎提出您的宝贵意见！,
